DRAMをどう使うか？　――性能の改善技術とその性能を生かす選択方法

2）内部バスの反転速度（コア速度）

　SDR→DDR-I→DDR-IIと続くSDRAMの世代交代はデータ転送速度の倍増をもたらしましたが，その副産物としてバースト長（burst length）の増大があります．微細化に伴って内部バス配線の線幅は細くなり（配線抵抗が増大する），配線間隔は狭くなる（線間容量が増大する）ので，DRAM内部バスの反応速度（コア速度）の大幅な改善は困難となります．

　このため，従来の倍の速度でデータを入出力するためには，内部バスを従来の2倍の数だけ並列に動作させ，入出力ポートでパラレル-シリアル変換して2倍の速度のデータ列を得る必要があります（図9）．実際，DDR-I SDRAMでは2：1のパラレル-シリアル変換（2ビット・プリフェッチ）が，DDR-II SDRAMでは4：1のパラレル-シリアル変換（4ビット・プリフェッチ）が用いられています．

　プリフェッチ・ビット数の増大は，入出力されるデータ列の長さ，すなわち最小バースト長の増加をもたらします．最小バースト長は，SDR SRAMでは1，DDR-I SDRAMでは2，DDR-II SDRAMでは4となっています．さらに，高速のDDR-III SDRAMにおいても同様で，最小バースト長を8とすることが検討課題となっています．バースト長の増大は，CPUなどとDRAMの間で授受するデータの最小単位の増大を意味し，機器によっては採用が困難となる可能性があります．

〔図9〕プリフェッチ・ビット数の増大でデータ転送速度を高速化
同一のコア速度（133MHz）でそれぞれの規格を比較したものである．DDR-Iでは，内部バスと外部データ・ポートとの間に2：1のパラレル-シリアル（P-S）変換が存在する．DDR-IIでは，4：1のP-S変換が存在する．一つのデータ・ポートに対して同時並列に動作させる内部バスの数がn の場合，この構成をn ビット・プリフェッチという．このプリフェッチ・ビット数を倍増させることでデータ転送速度の向上を図っている．