DRAMをどう使うか？ ――性能の改善技術とその性能を生かす選択方法
●DDR-IIIではバースト長は8に
ここで，JEDEC標準の仕様がどのように変わってきたかを一覧にして見てみましょう（表1）．
DDR-III仕様は検討途中であり，その内容を予測することは難しいのですが，これまで述べてきたことから，
- メモリ・バスはワイド・バス
- バースト長は8
という傾向はありそうです．
また，構造面でも見直しが行われる見込みです．DDR-I/IIで用いられてきたスタブ・バス構造（stub bus；モジュール直下のコネクタ部分でバスを分岐させる構造）では，分岐部分で信号劣化が起こり，800Mbpsの速度ですら良好な信号伝送は困難となります．DDR-IIIが目指す1,333Mbpsやそれ以上の高速伝送については，スタブ・バス構造ではないバス構造を選択する方向に向かうと思われます．
〔表1〕JEDEC標準仕様の変化
SDR SDRAMからDDR-I，DDR-II，DDR-IIIへの仕様の変遷を示す．本文中では触れなかった事項も記載した．
SDR SDRAMからDDR-Iへの変化
- Double Data Rate化（内部プリフェッチを2ビット化）
- 終端型バス構造（SSTL：short stub terminatedlogic）を選定
- データ・ストローブを追加
- 差動クロック化
- 2.5V動作
DDR-IからDDR-IIへの変化
- バス終端抵抗をDRAMチップ上に搭載（OTD：on die termination）
- Posted CAS，Additive Latencyを追加（コマンド入力の自由度向上）
- 内部プリフェッチを4ビット化
- 標準パッケージをBGAに
- 出力能力校正機能を追加
- Piled Refreshを採用
- 1.8V動作
DDR-IIIの目標：各社で検討中の内容
- 初期量産の時期は2006年
- 動作速度は800Mbps/ピン～1,333Mbps/ピン（上限はさらに高くなる可能性あり）
- VDD＝VDDQ＝1.5Vあるいは1.2Vのいずれか
- 一つのVDD値でDDR-III製造期間をカバー
- 一つの仕様で全応用範囲をカバー
- システム設計の自由度は，1チャネル当たり（メモリ・バス当たり）1～36個，あるいは72個，144個のDRAMが搭載できること
- メモリ・モジュールをサポートすること
- DDR-IIとDDR-IIIを共通のコントローラで制御できること
- DDR-I/IIまでの特性改善の延長線上のAC仕様であること
- 接続性（connectivity）などを試験できる機能を備えること
- 非同期リセット可能であること
