設計の基本は仕様の理解 ――高速シリアル通信を実現するために知っておくべき最低限の知識

掛須利夫

tag: 組み込み 半導体 実装

技術解説 2004年1月30日

4)アラインメント・バッファとエラスティック・バッファ

 パラレル-シリアル変換/シリアル-パラレル変換ではクロックの載せ替えが重要になります.この機能を設計時に取り込まなかったために,評価する際に修復しがたいキャラクタ・エラーが発生することがあります.

 クロックの載せ替えは送信か受信かによって異なります.送信側ではアラインメント・バッファを使用します(図4).アラインメント・バッファは,パラレル・データ入力に同期した送信クロック入力と,トランスミッタのPLLで生成したビット・クロックの位相を合わせます.

 受信側ではエラスティック・バッファを使用して,パラレル・データ出力と外部回路クロックの位相合わせを行います.エラスティック・バッファの構造は,読み出し/書き込みポインタが動的に変化する小容量のFIFO(first-in first-out)レジスタです.具体的には,レシーバ(受信器)がシリアル・データから再生したビット・クロックとキャラクタ同期信号(コンマまたはK28.5と呼ばれるデータ・パターンが一般的)でパラレル・データを作ります.パラレル・データをそのまま外部回路に渡すと,データを受け取った回路のクロックとは同期していないため,エラーになります.エラスティック・バッファは,再生クロックと外部から入力された基準クロックの位相差を監視して,ポインタを調整します.

 しかし,たとえ上記のようにデバイスや回路が高速化しても,計測技術が伴わなければ設計することは不可能です.測定器の進化があって初めて高速シリアル通信が可能となりました.筆者はアジレント・テクノロジーなどの無料セミナに極力参加するようにしていますが,計測器メーカの努力には頭が下がります.

f04_01.gif
〔図4〕 クロック載せ替え機能を持つトランシーバ
パラレル・データとシリアル・データの変換を行う際,クロックの載せ替えが重要である.送信側ではアラインメント・バッファを用いてPLLのシリアル・データ・クロックにパラレル・データ入力を同期させる.受信側ではエラスティック・バッファによってパラレル・データ出力を外部基準クロックに同期させる.

組み込みキャッチアップ

お知らせ 一覧を見る

電子書籍の最新刊! FPGAマガジン No.12『ARMコアFPGA×Linux初体験』好評発売中

FPGAマガジン No.11『性能UP! アルゴリズム×手仕上げHDL』好評発売中! PDF版もあります

PICK UP用語

EV(電気自動車)

関連記事

EnOcean

関連記事

Android

関連記事

ニュース 一覧を見る
Tech Villageブログ

渡辺のぼるのロボコン・プロモータ日記

2年ぶりのブログ更新w

2016年10月 9日

Hamana Project

Hamana-8最終打ち上げ報告(その2)

2012年6月26日