設計の基本は仕様の理解 ――高速シリアル通信を実現するために知っておくべき最低限の知識
2）受信PLL回路
10ビット・シリアル・データ入力の受信回路は，通常，図2のようになっています．シリアル・データの状態変化点にPLLをロックさせて，クロックを再生します．PLLの追従速度には限界があるので，シリアル・データのジッタによる位相シフトが大きくなると，受信エラーとなります．
（a）ブロック図
〔図2〕受信PLL回路
シリアル・データの変換点にPLLをロックさせて，クロックを再生する．
（b）動作タイミング図
