プログラマブル・ロジックを集積したSHマイコンのすべて（後編）　――ソフト開発環境とハード開発環境をシームレスにつなぐ

Column1 プログラマブル・ロジック内蔵マイコンというLSIチップの開発フロー

　筆者らはプログラマブル・ロジック内蔵マイコンを開発中である．この設計フローを簡単に紹介する．設計フローそのものは，通常のシステムLSIのフローと同じである．

　まず仕様策定を行い，次に方式機能設計，論理設計，レイアウト設計へと進む．方式機能設計では，机上設計の後，主にRTLでコーディングして，シミュレーションで機能面をチェックする． 　論理設計の段階では，論理合成によってRTLのHDLコードをゲート・レベルのネットリストに変換し，仮負荷（ワイヤ・ロード・モデル）による静的タイミング解析を行う．また，レイアウト設計（必要に応じてタイミング・ドリブン・レイアウトを利用）を実施し，実際の負荷を抽出して静的タイミング解析を行う．

　最近では，論理設計工程とレイアウト設計工程の境界があいまいになっている．タイミングを収束させるため，これらはほぼ同時並行に進める必要がある．レイアウトの途中段階でクロック・スキューを調整しながら，クロック・ツリーをはわせる．0.18μm以下の製造プロセスでは配線抵抗が大きくなり，また，配線の隣接間隔（ピッチ）が狭いため，IRドロップやクロストーク・ノイズの考慮が必要になる．チップの信頼性確保のため，エレクトロマイグレーション（配線上の金属電子が移動し，断線や短絡を起こす現象）やホット・キャリア（MOSFETにおいてホット・エレクトロンがゲート酸化膜中に飛び込み，しきい値電圧や相互コンダクタンスが劣化する現象）に対する配慮も必要になる．

　CSLモジュールは，ハード・マクロとして，ほかのブロックとは別に設計する．中身がきっちり動作するかどうかを，確実にチェックしておく．LSI全体の機能検証ではCSLの機能モデルを用いる．

　レイアウト時はCSLモジュールをブラックボックスとして扱い，最後にマスク・パターンを出力する直前のアートワーク作業で，レイアウトにはめ込む．ただし，ブラックボックスであってもタイミング検証は必要なので，CSLモジュールの入出力の信号遅延を，実際の負荷を考慮して算出し，静的タイミング解析でインターフェース部のタイミングをチェックする．