FPGA活用回路＆サンプル記述集(3) ―― ビデオ信号処理回路
tag: 半導体 電子回路 ディジタル・デザイン
技術解説 2009年3月25日
事例4．液晶ディスプレイ・モジュールの制御回路
森田 一
外部回路
- 回路図：図4-2
- 主要部品：液晶ディスプレイ・モジュール
- Verilog HDL：リスト4-1
- 外部入力：なし
- 外部出力：a0，cs，e，rw（LCD制御線），d0～d7（LCDデータ）
- 内部入力：clk，nreset，di0～di7（LCDデータ），cd（コマンド・データ切り替え），wr（書き込み信号）
- 内部出力：rdy（書き込み許可）
- パラメータ：T1，T2，T3，T4（タイマ）
- Altera社，Qualtus II
最近，122ピクセル×32ピクセルと小型の液晶ディスプレイ（LCD）モジュールが市場に出回っています．このLCD モジュールにFPGAでアクセスする場合のインターフェース回路を作成しました．今回は書き込みのみ実装しました．
ここでは英国Intelligent Display Solutions社のLCDモジュール「AG-12232A」を対象としていますが，ほかのLCDモジュールでも小さい変更で対応できると思います．
● LCDの信号とタイミング
AG-12232Aは図4-1のように，表示位置などを設定するコマンドと表示データは，同じD0～D7を使用してLCDモジュールに書き込みます．コマンドとデータはA0により区別され，A0が'1'ならばコマンド，'0'ならばデータとなります．
図4-1 液晶ディスプレイ・モジュール「AG-12232A」へのアクセス・タイミング
図4-1が書き込みだけのタイム・チャートです．本チャートから，表4-1のように状態が遷移すればよいことが分かります．また，LCDモジュールとの接続は図4-2のようになります．
| 状態番号 | 遷移要因 | 遷移先 | 動 作 |
| 0 | wrがアサートされる | 1 | Eを'0'にするrdyを'1'にする |
| 1 | 最小20ns待つ | 2 | R/W，CSをアサートするA0を出力する rdyを'0'にする |
| 2 | 最小100ns待つ | 3 | Eを'1'にするD0～D7を出力する |
| 3 | 最小10ns待つ | 4 | Eを'0'にする |
| 4 | 最小900ns待つ | 0 | R/W，CSをネゲートする |
| 5 | 0 | ||
| 6 | 0 | ||
| 7 | 0 |
表4-1 FPGAから液晶ディスプレイ・モジュールへのアクセス方法
図4-2 液晶ディスプレイ・モジュールとFPGAの接続
● FPGAへの実装
リスト4-1が今回のHDL記述です．極めて単純に，FPGA内部のデータ書き込みパルスが来ると，アクセス時間を満足するように，タイマにウェイト時間を設定しながら，ステート・マシンを1周するだけのものです．唯一リセット直後にすぐにアクセスしないようにステート・マシンをサイクル時間の確保状態からスタートさせています．
