FPGA活用回路＆サンプル記述集(3) ―― ビデオ信号処理回路

ビデオ信号は従来，帯域が数MHz～数十MHzと高いアナログ信号だったため，ディジタル回路設計者には扱いづらいものでした．

近年，CMOSイメージ・センサや地上デジタル放送の普及に伴い，ビデオ信号がディジタルになりました．つまり，ディジタル回路設計者がビデオ信号を扱う機会が増えています．そこで今回は，2台のカメラの画像をFPGAボードに取り込み，画像を重ね合わせて表示するシステムの設計事例や，使い回しできるディジタル・ビデオ向けタイミング・ジェネレータなどを紹介します．（編集部）

• 事例1．ディジタル・ビデオ向けタイミング・ジェネレータ
  【Keyword】　ディジタル・ビデオ，タイミング・ジェネレータ


• 事例2．4ライン構成のライン・バッファ
  【Keyword】　ライン・バッファ


• 事例3．3×3画素のフィルタによるビデオ・ノイズ除去回路
  【Keyword】　平均値フィルタ，ソート，メディアン・フィルタ


• 事例4．液晶ディスプレイ・モジュールの制御回路
  【Keyword】　アナログ放送


• 事例5．地上アナログ放送向けの各種同期信号を生成する回路
  【Keyword】　画像表示変換回路


• 事例6．画像表示変換回路
  【Keyword】　画像重ね合わせ，フレーム分割

事例1．ディジタル・ビデオ向けタイミング・ジェネレータ

大中 庸生

外部回路

• 回路図：図1-1
• 主要部品：なし

• VVerilog HDL：リスト1-1
• 外部入力：なし
• 外部出力：なし
• 内部入力：図1-1参照
• 内部出力：図1-1参照
• パラメータ：なし

• Altera社，Qualtus II

　本稿で紹介するビデオ・タイミング・ジェネレータ（図1-1）は，特にどの規格のものというわけではありません．2次元平面を1次元の時間軸上で表現するという，ビデオ・タイミングの基本概念だけを実現しようというシンプルなものです．シンプルですが，ほとんどのビデオ・タイミングを，これを元に作り出せます．

図1-1　ビデオ・タイミング・ジェネレータのブロック図

● 水平カウンタ部（HOLTotalCounter）

　入力される水平走査の総ピクセル数でピクセル・クロックを分周して，水平走査周期を作り出します．各ビデオの規格に応じたピクセル・クロック周波数と水平走査周波数があるので，それに応じたクロック周波数の選択と設定が必要です（表1-1）．

　このカウンタによって水平走査周期の満了が検知されると，HBlank信号が"L"にリセットされます．後述の水平有効表示期間カウンタによるHBlank信号のセット動作とあいまって，水平周期信号が形成されます．

● 水平有効表示期間カウンタ部（HOLVaridCounter）

　水平有効表示期間の間だけカウント・アップし，そのタイミングを知らせるためのカウンタです．このカウンタの値は，ピクセルの表示される水平方向の位置を示すアドレスとして使うことができます．

　このカウンタによって水平有効表示期間の満了が検知されると，HBlank信号が"H"にセットされるようになっています．HBlank信号の"L"期間をもって，有効ピクセルが出力される期間とします．

● 垂直カウンタ部（VARTotalCounter）

　入力される垂直走査の総ライン数で水平走査周波数をさらに分周して，垂直走査周期を作り出します．各ビデオの規格に応じたライン数があるので，それに応じた設定が必要です（表1-1）．

　また，このカウンタによって垂直走査周期の満了が検知されると，VBlank信号が"L"にリセットされます．後述の垂直有効表示期間カウンタによるVBlank信号のセット動作とあいまって垂直周期信号が形成されます．