デバイス古今東西(2) ――半導体IPと知識社会に向けた新しいビジネスの形態（前編）
tag: 半導体 電子回路 ディジタル・デザイン
コラム 2009年3月25日
ファブレス（Fabless)の半導体メーカは，欧米，台湾，日本において創出や急成長が期待されるベンチャ事業の一つとして認知されています．その理由として，多額の投資が必要な半導体工場（Fab)を自前で持つことが困難になってきていることや，半導体の付加価値の源泉が半導体の製造そのものよりも半導体チップのアーキテクチャや仕様の決定，回路設計，物理（レイアウト）設計，それら設計の具現化に移ってきていることが挙げられます．
ファブレスが定着する一方で，半導体設計という著作物，すなわち半導体IP(Intellectual Property)を知的財産とし，ライセンス方式やロイヤリティ方式で収益を上げる知識集約型のビジネス・モデルが確立してきています．本稿では，半導体IPの概念とその形成過程を概観し，半導体ＩＰベンチャの創出への期待について述べます．
●半導体IPの登場は70年代末に予言されていた
1979年，システム設計を代表するコンピュータ・アーキテクトのほとんどが半導体設計に関心を寄せていない現状について，Carver MeadとLynn Conway（LSI設計の先駆的な教科書である「Introduction to VLSI systems」の著者)は問題提起を行いました．すなわち開発の工程においてシステムを設計する技術者と半導体レイアウトを設計する技術者が2分化されており，これが設計生産性の向上を妨げる要因であると指摘しました．そして将来的に半導体が大規模化していく上で，システム的見地から設計手法を求めなければならないと提案したのです．その提案を整理すると，三つの手法があります．「モジュール」という概念，「マルチチップ」の概念，そして「シリコン・コンパイラ」という概念です．これらは，今では「半導体IP」，「多数の機能ブロックの統合」，「電子設計自動化（EDA）ツール」として定着しています．
1980年代末には，ハードウェア記述言語であるVHDLがIEEEで標準化されたこと，また論理合成ツールが登場したことにより，ゲート・レベルより抽象度が一段高いレジスタ・トランスファ・レベル(RTL)の記述が使われるようになり，設計の生産性が飛躍的に向上しました．論理合成技術についてはGeneral Electronics社の研究からスタートしたSynopsys社とSilc Tehnologies社の2 社がツールを商品化しました．デファクト・スタンダードとなったSynopsys社の論理合成ツール「Design Compiler」の利用は，半導体IPには欠かせない道具となりました．
1990年代初期にはASICの大規模化に伴い，半導体IPの重要性が認識されるようになりました．それは半導体IPの再利用と流通です．半導体IPの再利用については，その種類が限られてはいましたが，半導体メーカの内部でそれ以前から行われていました．半導体IPが，メガセル，コア，コア・セル，マクロ，モデル，バーチャル・チップなど，さまざまな呼称で呼ばれていた時代です．Verilog HDLが標準化されたのもこの頃です．昨今では企業の部門間のみならず，企業間でも半導体IPの再利用が行われています．そして半導体IPの品種と供給元が充実し，外部調達が可能な流通を実現しています．
●半導体IPの分類とソフトIPの将来
半導体IPは，設計対象物の設計情報を持つIP（設計IP）と，テストや検証でのみ使われるIP（検証IP）の二つに分けられます．後者の話は別の機会に譲るとして，今回は前者に注目して話を進めます．前者の半導体IPは大まかに，機能面を設計した成果として得られる「ソフトIP」，レイアウト設計の成果として得られる「ハードIP」，そしてそれらの中間に位置する「ファームIP」の3種類に分類できます．それぞれの特徴を表1に示します．
［表1］ ソフトIP・ファームIP・ハードIPの特徴
| AA | ソフトIP | ファームIP | ハードIP |
| 設計の抽象度 | 主にレジスタ・トランスファ・レベル | 主にゲート・レベル | 主にシリコン（マスク）レベル |
| データ・フォーマット | HDLのRTLコード | テクノロジに依存したネットリスト（およびフロアプラン・データ） | マスク・データ |
| 汎用性と再利用性 | 高い（ネットリストが確実に検証されることが前提） | そこそこ高い | 低い（レイアウト設計が確実に検証されることが前提） |
| シリコンへの最適化の度合い | 低い（論理合成ツールに依存，想定した性能で動作しない可能性がある） | そこそこ高い | 高い |
| 統合化にかかわる作業量 | 多い（既存のレイアウト環境をある程度自由に利用できるが，大規模化には限界がある） | そこそこ多い（レイアウト設計を行う必要がある．論理設計とレイアウト設計の双方で多くの作業の手戻りが発生すると予測される．場合によってはRTL設計の見直しと修正を行う必要がある） | 少ない（レイアウト設計の段階でブロックを統合する．IPの数量と配置に依存する．ツール技術の確立により，作業量は小さくなる可能性がある） |
| 回路仕様の変更 | HDLからレイアウトまで，全工程の変更が必要 | HDLからレイアウトまで，全工程の変更が必要 | 仕様の変わったブロックのみ変更する |
| テスト容易化 | テスト回路は配置設計に左右される | テスト回路は配置設計に左右される | テスト回路はIPブロックの脇に置くことが可能 |
| 市場への参入 | 参入障壁は低い | 参入障壁はやや高い | 参入障壁は高い |
| IPコアとしての価値，価格動向など | 平均的に低価格． 新規ベンチャの参入が容易で，価格は下がる傾向 | 論理合成や検証などを行う設計サービス料を合理的に価格に反映することが可能 | 比較的価格は高い |
ファームIPとハードIPの概念は，しばらくは変わらないでしょう．しかしソフトIPは，一層高位かつオブジェクト指向へ向かう動きがあります．すなわち記述言語としてC言語（システム・レベル記述）を利用してハードウェアとソフトウェアを処理していく動きです．RTLソースについて，それと等価な回路のCソースはRTLソースの約10分の１のステップ数で記述できます．さらにビット・レベルの処理がまとめて規定されるので，コンパイラ（合成ツール）の負荷は100分の１程度になります．
これは，C言語のソフトウェア（アルゴリズム）を知的財産ととらえ，これらをLSI開発工程へ取り込むこと，そしてハードウェア（半導体）の設計人口が増加しておらず，設計リソースが不足している問題を解消することにつながる重要な糸口と言えます．
筆者はソフトIPのカテゴリとして，LSIへ実装されるC言語のモデルや，それらを利用した設計を支援するツールも加えるべきではないかと考えています．この考え方はソフトIPの対象をLSI設計全般，システム設計全般へシフトさせることにつながり，半導体IPの概念を変えるものとなります．その考え方はシステム設計に限りなく近く，システム・メーカあるいはシステム思考の技術者の視点からは，高付加価値が期待できます．
（後編へ続く）
