プログラマブル・ロジックを集積したSHマイコンのすべて（前編）　――FPGA/PLD市場に参入する日立製作所の取り組み

5．CSLの構成

　CSLは図7に示すように，4入力LUT（ルックアップ・テーブル）とフリップフロップを組み合わせたセルを基本としている．このCSLセルを128個並べたものを「バンク」と呼んでいる．CSLセル間の相互接続配線と接続マトリックス・スイッチによって，任意の論理を構成することができる．これらの配線経路は，初期化時のコンフィグレーションで設定する．

　さらに，バンクを複数個集めたものをCSLと呼んでいる．例えば，バンクを2×2個並べたCSLは，セルを512個持つことになる．5×5個であれば，3,200個持つことになる．当然，バンク間をまたがる配線経路があり，これも初期化時のコンフィグレーションで設定する．

　各バンクの上辺には，セレクタが8個並んでいる．セレクタは，CSLに接続されるバスのアドレス値をデコードする機能を持ち，デコードが一致したら，バンク内にデコード信号とストローブ信号を渡すことができる．このような回路があらかじめ組み込まれている点が，ほかのFPGAやPLDにはないCSLの特徴である．

（図7〕CSL（Configurable System Logic）の構造
真理値表を実現するLUT（ルックアップ・テーブル）とフリップフロップからなるCSLセルを基本とし，これを128個並べたものを「バンク」と呼んでいる．相互接続配線と接続マトリックス・スイッチによって，任意の論理を実現できる．CSLは，このバンクを複数個並べて実現される．もちろん，バンクをまたがる配線接続も可能である．バンクの上辺にはアドレス・デコード機能を持つセレクタが8個並んでおり，8種類のデコード信号をバンク内に送ることができる．また，バンク内はアドレス・バスとデータ・バスが分散しており，各セルに接続することができる．CSLの各辺に，外部ポート端子信号が入出力されている．上辺には，CSI-BUSとのインターフェース（CSIソケット）が配置されており，またサイド・バンド信号と呼ばれるSH側の各種内部信号が接続されている．