プログラマブル・ロジックを集積したSHマイコンのすべて（前編）　――FPGA/PLD市場に参入する日立製作所の取り組み

●CSI-BUSバスとCSIソケット・インターフェース

　CSLとCPUはバスを介して接続される．CPUコア側の内部バスは，バス・ブリッジを介してCSI-BUS（Configurable System Interconnect-BUS）に接続されている．CSI-BUSは，CSLの直結専用バスであり，そのアドレス，書き込みデータ，読み出しデータの各信号の配線は，CSLの内部にまで延びている．

　また，CSLとCSI-BUSのインターフェース部をCSIソケット・インターフェースという．この中には前述したセレクタが配置されている．このセレクタには，CSI-BUSアドレスとのコンパレータが入っており，デコード回路を形成している．比較するアドレス値は，任意の値をセレクタごとに設定可能である．このセレクタからのデコード信号やストローブ信号も，CSL内部の奥深くに分配されている．CSL内で構成するCPUから読み出し/書き込みを行うレジスタ群は，この信号を使って簡単にCPUとインターフェースを取ることができる．

　CSLの規模に応じてセレクタの数は変わる．表2のように，2×2バンクのCSLのセレクタは32個である．5×5バンクであれば200個に増える．CSoCでは論理規模だけでなく，デコード信号の必要本数もCSL規模の選択基準となる．

　CSL内のレジスタ・リソースに接続するデコード回路やバス・インターフェース回路があらかじめ組み込まれているので，使用するレジスタが増えてもCSLセルをむだに消費することはなく，かつ動作速度も落ちない（図10）．

　前述のCSoC開発ツールFastChipは，CSL内に組み込む各種ソフトIPをサポートしている．例えば，UART（Universal Asynchronous Receiver Transmitter），HDLC（High-level Data Link Control），タイマ，演算回路などである．これらのソフトIPは共通して，CSIソケット・インターフェースをベースにしている．また，GUI上でのマウスのドラッグ・アンド・ドロップによって，各ソフトIPを簡単にCSL内に組み込むことができる（詳細は後編で解説）．CSoC向けに今後サポートされるソフトIPは，すべてこのインターフェースをベースに開発される．

〔図10〕CSoCの特性
CSoCの場合，CSLとのバス・インターフェースがあらかじめ作り込まれている．つまり，バス信号がCSLの内部まであらかじめ配線されているので，CPUからアクセスするリソースが増加しても動作速度は低下しない．