ARMベース・システムLSI開発の事例研究 ――CPUの選択，バス構成，グラフィックス処理やビデオ表示制御の取り扱い
CPUコア関係でLSI仕様に影響する点の一つとして，デバッグ用インターフェースETM（Embedded
Trace Macrcell）9があります．ETM9はトレースやブレークポイントなど，ユーザ向けのデバッグ機能を提供するブロックで，表3に示す外部ポートが必要です．
このうち，JTAG関係の端子はLSIテストにも必要なので省けないと思います．しかし，トレース用信号としてTRACECLK以下の9～21本のピンが必要になり，コストを抑えるためにLSIパッケージのピン数に制限があるときは，この本数がネックになります．本LSIでは，TRACEPKT信号を4本とし，合計9本のトレース信号を出しています．同時にこれらの端子にGPIO機能をマルチプレクスし，専用の外部信号1本で機能を切り替えられるようにしています．なお，ETM9はベンダからIPコアとして提供してもらう際に，内蔵するデバッグ機能の規模を3～4通りの中から選択することになっています．
表3 ARM9デバッグ・ポート
|
項 目 |
信号名 |
方 向 |
内 容 |
| TAP インター フェース （JTAG） |
TCK | 入力 | JTAGテスト・クロック |
| TMS | 入力 | JTAGテスト・モード | |
| nTRST | 入力 | JTAGテスト・リセット | |
| TDI | 入力 | JTAGテスト・データ入力 | |
| TDO | 出力 | JTAGテスト・データ出力 | |
| RTCK | 出力 | JTAGリターン・クロック（注1） | |
| nSRST | 入出力 | JTAGシステム・リセット（注2） | |
| TRACE | TRACECLK | 出力 | トレース・クロック（注3） |
| TRACESYNC | 出力 | トレース同期化信号 | |
| PIPESTAT［2：0］ | 出力 | ARMパイプライン・ステータス | |
| TRACEPKT［N-1：0］ | 出力 | トレース・パケット（注4） |
注1；ICEがTDOを取り込むクロック
注2；オープン・ドレイン出力
注3；フル・レート，ハーフ・レートの選択あり
注4；バス幅は4，8，16ビットから選択
