ARMベース・システムLSI開発の事例研究　――CPUの選択，バス構成，グラフィックス処理やビデオ表示制御の取り扱い

　図7に，テレビやTFTパネルの場合の表示タイミングを示しました．図7（a）のように水平ブランキング期間が始まったら，フレーム・メモリの水平方向1ラインを一気にバースト・リードします．またVDCは，テレビとLCDの同時表示が可能です．図7（b）のようにテレビとTFTは水平周期が非同期の関係になりますが，アクセスが競合するタイミングでは最大128ピクセルごとに切り替えて，表示動作が破たんしないようにしています．

　CRTCとLCDCからは，独立に垂直周期で割り込みが出力されており，アプリケーション側でその周期に同期して描画処理とフレーム・メモリの先頭アドレスの切り替えを行います．テレビとLCDの同時表示の場合は，テレビ用とLCD用に二つのタスクを用意して，テレビ用タスクはCRTCからの割り込みで，LCD用タスクはLCDCからの割り込みで，それぞれ描画とフレーム・メモリ切り替えを独立に実行します．これによって，異なるアニメーション（動画）を表示させることができるわけです．

　LCDパネルのうち，STNパネルは各ピクセルがON状態かOFF状態しかないので，階調表示させるには，チラツキやビートを抑制するための特殊変調したパルスによるディザリング処理が必要です．LCDCにはこのための制御回路があり，STNパネルについても32768色の発色を可能にしています．

図7　VDCの表示動作
テレビやTFTパネルの機能的なタイミング動作は基本的に同じで，（a）に示したようになっている．垂直同期（VSYNC）タイミングがあり，その1周期中に走査線本数に応じた水平同期（HSYNC）タイミングがある．TFTパネルの垂直同期は約60Hzであり，この1周期で1面分の表示を行う．テレビ（NTSC，PAL）はインターレース走査なので，垂直同期は60Hzで発生するが，2×VSYNCの期間（30Hz）で1面分の表示を行う（飛び越し走査に対応したEVEN/ODD表示）．垂直方向にも水平方向にも表示を行わないブランキング期間がある．表示を行う水平位置の水平ブランキング期間の開始と同時に，フレーム・メモリを1水平ライン分読み込んで，ライン・バッファへ表示ピクセルを送る．その後，内部表示タイミングに従って，テレビの場合はテレビ・エンコーダへ，TFTの場合は直接パネルへ，ピクセル値を出力していく．一方，ここでは図示しないが，STNパネルの場合はブランキング期間がないもののQVGAクラスだとドット・クロックが遅いので，1ラインの表示が終わった直後に次ラインのフレーム・メモリ読み出しを行っても十分に間に合う．（b）のように，VDCはテレビとLCDの同時表示が可能である．テレビとLCDは解像度が異なるため，水平・垂直周期はお互いに非同期になる．このため，非同期にフレーム・メモリをアクセスすることになるがCRTCとLCDCのフレーム・メモリ・アクセスが競合した場合は，最大128ピクセル（256バイト）をリードするたびに，CRTCとLCDCのバス権を交代させるような調停制御を行っている．