ARMベース・システムLSI開発の事例研究 ――CPUの選択,バス構成,グラフィックス処理やビデオ表示制御の取り扱い

山崎尊永

tag: 組み込み

技術解説 2006年7月27日

表4 AHB Lite信号の意味

信号名 出力元 意 味
HSEL マスタ スレーブ・セレクト
HADDR[31:0] マスタ アドレス
HTRANS[1:0] マスタ
転送タイプ
00 IDLE アクセスなし
01 BUSY バースト・アクセス中の一時停止状態で,スレーブはバス再開に備える必要がある
10 NOSEQ 不連続アドレスの個別アクセス
11 SEQ 連続アドレスのバースト・アクセス
HWRITE マスタ
ライト
0 リード動作
1 ライト動作
HSIZE[2:0] マスタ
アクセス・サイズ
000 8ビット 100 128ビット このアクセス・サイズ情報は,WRAPバースト・アクセスのアドレス境界を判断
001 16ビット 101 256ビット する際にも使われる
010 32ビット 110 512ビット
011 64ビット 111 1024ビット
HBURST[2:0] マスタ
バースト・アクセス方法
000 SINGLE 100 WRAP8 SINGLEは非バースト・アクセスを示す.
001 INCR 01 INCR8 INCRは任意長のアドレス・インクリメント・バースト
010 WRAP4 110 WRAP16 INCRnバーストは,n回のアドレス・インクリメント・バースト
011 INCR4 111 INCR16 WRAPnバーストは,アドレスが回り込む
(例:0x34からのWRAP4は,0x34→0x38→0x3C→0x30)
なお,INCR,INCRn,WRARnのバースト・アクセスでは1Kバイト境界をまたぐことはできない
HPROT[3:0] マスタ
プロテクション制御
HPROT[3] 0=非キャッシャブル,1=キャッシャブル
HPROT[2] 0=非バッファラブル,1=バッファラブル
HPROT[1] 0=ユーザ・アクセス,1=特権アクセス
HPROT[0] 0=OPコード・フェッチ,1=データ・アクセス
HMASTLOCK マスタ このマスタがバスを取り続けたい場合にアサート
HWDATA[31:0] マスタ ライト・データ
HRDATA[31:0] スレーブ リード・データ
HREADY マスタ レディ入力 スレーブへの入力信号.
当該スレーブが,ほかのスレーブへのアクセスが終了するタイミングを知るときに使う
HREADYOUT スレーブ レディ出力 スレーブからの出力信号.
そのアクセスに時間がかかるとき,マスタにデータ・フェーズを延ばしてもらうときに使う
HRESP[1:0] スレーブ
レスポンス
00 OKAY アクセス成功
01 ERROR アクセス・エラー発生
10 RETRY マスタへの連続リトライ要求(当該バス・マスタの優先順位は一定のままでリトライさせる)
11 SPLIT マスタへの間欠リトライ要求
(当該バス・マスタの優先順位を一時的に下げて,リトライに間が空いてもよい)
組み込みキャッチアップ

お知らせ 一覧を見る

電子書籍の最新刊! FPGAマガジン No.12『ARMコアFPGA×Linux初体験』好評発売中

FPGAマガジン No.11『性能UP! アルゴリズム×手仕上げHDL』好評発売中! PDF版もあります

PICK UP用語

EV(電気自動車)

関連記事

EnOcean

関連記事

Android

関連記事

ニュース 一覧を見る
Tech Villageブログ

渡辺のぼるのロボコン・プロモータ日記

2年ぶりのブログ更新w

2016年10月 9日

Hamana Project

Hamana-8最終打ち上げ報告(その2)

2012年6月26日