Serial Attached SCSIとの共存を考慮したPCI Expressシステム設計　――最大性能を引き出すためのバッファ，エラー制御，レイアウトの考えかた

　クロストーク・ノイズやグラウンド/電源層の配線など，リンク上の外部からの影響も考慮することが重要です．インピーダンスの変化を防ぐために，層の変更（およびビアの使用）は避ける必要があります．また，リンク・パス上のほかの部品の変更も避けましょう．クロック・ジッタ（図7）を減少させることは，最大の性能とPCI Express仕様に合致した公差を得るうえでとてもたいせつです．

　差動端部によって発生する差動ジッタは，マイクロストリップ線路よりもストリップ線路を用いることで低減させることができます（図8）．

図7　クロック・ジッタ（4）

図8　クロック入力ジッタの低減方法（4）
クロック・ジッタは，電源からクロック発生器へのクロック源に関連する外部ノイズによって発生する．また，近傍の別の配線からクロック線へのカップリング・ノイズの影響も受ける．できるだけデバイスに近いクロック線上でこのノイズを除去することが重要．さらに，デバイスのクロック・レシーバには，できるだけ内部のディジタル・ノイズがのっていないきれいな電源とグラウンドを供給するべきである（フィルタを通した外部の電源とグラウンドに直接つなぐ．ほかの回路の電源やグラウンドには接続しない）．

参考・引用＊文献
 （1） ＊PCI Express Base Specification Revision 1.0a，PCI-SIG，April 15，2003．
 （2） ＊Serial Attached SCSI Specification 1.0，SCSI Trade Association．
 （3） Brian Wong；New techniques re-time data signals for plesiochronous communication，CommsDesign，Nov. 2001．
 （4） ＊Grasso and Greb；Compliance Engineering Magazine，June 2002．

Tim Symons
米国Adaptec社
Systems Architect and Technologist

Linus Wong
同社Strategic Marketing Director