Serial Attached SCSIとの共存を考慮したPCI Expressシステム設計 ――最大性能を引き出すためのバッファ,エラー制御,レイアウトの考えかた

Tim Symons,Linus Wong

tag: 組み込み

技術解説 2005年6月 8日

● 異なるクロック速度を管理する

 PCI Expressはdword単位のクロック・サイクルを持っています.このクロック・サイクルはレーンの幅によって変わりますし,通常,PCI Expressの最大リンク幅の観点から管理されています.例えば,x4のPCI Expressリンク向けのクロック・サイクルは1dword,x8では2dwordとなります.x4のレーン幅では,一定の速度のクロックを保ちながら,すべてのクロックがデータ転送のために使用されます.

 一方,Serial Attached SCSIは,リンク幅に関係なく,一定のdword単位のクロック・サイクルを備えています.すべての送信用PHYは同じクロック源を使うことができ,各受信用PHYは受信したビット・ストリームから別のデータ転送速度を生成します(送信ビット・クロックは受信用PHYの参照クロックとしてのみ利用される).これは,150MHzまたは300MHzのシンボル・レートに相当します.結果として,dword単位のレートは37.5MHzと75MHzとなります.

 デュアルポートのバッファは,内部クロックの最小化と管理負荷の軽減のために用いられます.同じクロック源はすべての同期クロックで用いられなければなりません.もしそれが不可能であるならば,順応性のあるバッファを持つプレジオクロナス(plesiochronous)クロッキングを使う必要があります(図5)

f05_01.gif
図5 プレジオクロナス・クロッキング(3)
システムのクロック源が異なる場合,プレジオクロナス・クロッキングを用いる.このクロッキング方式は,システム・クロックの周波数の違いをある限られた範囲内で許容することができる.図の場合,PCI Expressのホストと周辺回路の通信には,ホストから供給される同一クロック(fref1)を使うことができるので,同期クロッキングになる.このPCI Expressリンクと別の独自のクロック源(fref2,fref3)を持つSerial Attached SCSIリンクの間のデータ転送の場合,プレジオクロナス・クロッキングが用いられることになる.

組み込みキャッチアップ

お知らせ 一覧を見る

電子書籍の最新刊! FPGAマガジン No.12『ARMコアFPGA×Linux初体験』好評発売中

FPGAマガジン No.11『性能UP! アルゴリズム×手仕上げHDL』好評発売中! PDF版もあります

PICK UP用語

EV(電気自動車)

関連記事

EnOcean

関連記事

Android

関連記事

ニュース 一覧を見る
Tech Villageブログ

渡辺のぼるのロボコン・プロモータ日記

2年ぶりのブログ更新w

2016年10月 9日

Hamana Project

Hamana-8最終打ち上げ報告(その2)

2012年6月26日