つながるワイヤレス通信機器の開発手法（16） ――デバッグを行う
● プロトタイプではロジアナとパターン生成器を利用
Verilog HDLなどのシミュレーションはHDLデータ（モデル）に対しては有効だが，ひとたびプロトタイプを作るとこれらのシミュレータをそのまま利用することはできない．プロトタイプの場合，プロトタイプの出力をロジック・アナライザで取り込む．入力はパターン・ジェネレータで生成してプロトタイプに与える．uart1.dat，reg.dat，rfr.datの信号は，プロトタイプに対してソフトウェア・エンコーダが発生する信号なので，パターン・ジェネレータを使ってプロトタイプに供給する．rft.datについてはベースバンド回路から発生する信号を取り込むので，ロジック・アナライザを使用する．
このように，プロトタイプのデバッグの場合も図6で作ったデータがそのまま使用できるように，ロジック・アナライザやパターン・ジェネレータがアクセスできる信号やファイルのフォーマットに合わせる必要がある．
ロジック・アナライザ，パターン・ジェネレータのマニュアル，Verilog HDLの文法のコメント，フォーマットについて調べて，それぞれで共通に使えるようなフォーマットにするか，あるいはソフトウェア・エンコーダのオプションで切り替えられるようにしておくと，効率良くデバッグを進めることができる.
