つながるワイヤレス通信機器の開発手法(16) ――デバッグを行う
このときソフトウェア・エンコーダは,シナリオの簡易スクリプトSend_PageとSend_FinfからUART用の信号uart1.datとレジスタ設定用の信号reg.dat,高周波送信用信号rft.datを生成する.また,簡易スクリプトSend_Page_resとSend_Finf_resから高周波受信用信号rfr.datを生成する.uart1.dat,reg.dat,rfr.datは,ソフトウェア・エンコーダで作られた信号をハードウェア(回路)に供給する.なお,rft.datはベースバンド回路が生成する信号なので,シナリオからソフトウェア・エンコーダで生成された信号とベースバンド回路が出力した信号を図6のように照合し,ハードウェアが正常に動作しているかどうかの確認に使用する.
Verilog HDLを使用する場合,uart1.dat,reg.dat,rfr. dat,rft.datはそれぞれテキスト・ファイルにする.これらのテキスト・ファイルには,$readmemh,$readmemb,$writememh,$writemembなどの記述を使ってVerilog HDLシミュレータからアクセスすることができる(末尾のhは16進数を,bは2進数を表す).これらはシミュレーション用に用意されたVerilog HDLの構文で,システム・タスクと呼ばれている(図4).$readmemで始まるシステム・タスクは,外部のテキスト・ファイルからデータを読み込むことができる.また,$writememで始まるシステム・タスクは,外部のテキスト・ファイルにシミュレーション結果を書き込むことができる.ソフトウェア・エンコーダが出力するファイル形式は,これらのシステム・タスクがアクセスできるフォーマットにする必要がある.