民生用LSIへの搭載を想定した低コストの1回書き込み型メモリ・コアを開発 ――オンチップOTPROM、セキュリティ、アナログ・トリミングなどに利用可能
フラッシュ・メモリやそのほかの電荷蓄積型のフローティング・ゲート技術には，電荷を蓄積するがゆえの制限があります．トランジスタの酸化膜が薄くなるにつれて，トンネル効果によって電荷が消失してしまうのです．このため，フラッシュ・メモリの電荷蓄積技術では，ウェハのトンネル酸化膜の厚みについて80～85Å（オングストローム）という寸法制限が設けられています．この値は，いったん電荷が蓄積され，フラッシュ・メモリが確実にその電荷を保持するために必要なトンネル酸化膜の厚みです．現在のCMOS論理ゲートの酸化膜はこれよりはるかに薄く，30Å程度です．さらに，先端のプロセス・ノードで製造されたチップではトンネル効果が起こる電圧が低くなるため，記憶セルの素子（トランジスタ）間の距離に制限が生じます．つまり，フラッシュ・メモリでは，トランジスタ間にある一定の距離を置く必要があります．このため，フラッシュ・メモリは，最先端のプロセスで製造することが困難なのです．
