今，フラッシュFPGAが求められている理由 ――10年近い紆余曲折を経て，ようやく日の目を見た"大器晩成"技術
これをさらに一歩進めて，LUT構造のSRAM FPGAとコンフィグレーション・メモリを初めて1チップに搭載したのは，Lattice社が2003年に発売した「ispXPGA」です．ispXPGAの記憶素子は，Lattice社が得意とするバイト消去型のEEPROMでした．
Lattice社では，集積度やコストをさらに改善するために，富士通の0.13μmプロセスを採用して，2004年にSRAM FPGAの「EC」を，2005年には間接型フラッシュFPGAの「XP」と「MachXO」を発売しました（図8）．XPは，ECと同じ構成のSRAM FPGAと，コンフィグレーション用のフラッシュ・メモリを1チップに集積したデバイスです．MachXOもまったく同じデバイス・アーキテクチャですが，従来の不揮発CPLDの置き換えをねらった小規模，低価格の製品と位置づけられています．
|
|
MachXO
|
XP
|
| PFU/PFF数 | 32～285 | 384～2,464 |
| LUT数(Dフリップフロップ数) | 256～2,280 | 3.1K～19.7K |
| 最大分散RAM容量＊1 | 2K～7.7Kビット | 12K～79Kビット |
| 最大EBR RAM容量＊2 | 0～27Kビット | 54K～396Kビット |
| 最大I/O数 | 78～271 | 136～340 |
| オンチップPLL数 | 0～2 | 2～4 |
＊2 論理セル（PFU/PFF）とは別に，独立した9KビットのRAMブロック（EBR）を搭載している．
（b）仕様
図8 XP，MachXOの概要 2005年にLattice Semiconductor社が製品化した．
