今，フラッシュFPGAが求められている理由 ――10年近い紆余曲折を経て，ようやく日の目を見た"大器晩成"技術
● フラッシュFPGA登場：EDAベンダが作ったFPGA
Zycad社では1990年代初頭にFPGAを用いた論理エミュレータ（ASICエミュレータ）の製品化を計画しましたが，当時のFPGA製品には同社の要求を満足するものがなかったため，1993年にGateField事業部を設置してFPGAの自社開発に着手しました．1995年に，フラッシュ・メモリを記憶素子に用いた初めてのFPGAとして，「ProASIC GF100K」を製品化しました（図6）．
Zycad社のEDAツールはゲートアレイ・ユーザをおもな顧客としており，同社のフラッシュFPGAもゲートアレイ・ユーザを意識して開発されています．また，論理エミュレータはおもにゲートアレイの設計データをFPGA上に展開して論理を検証するツールであり，構造や設計環境がゲートアレイに近いほうが有利です．
同社のFPGAはこれらの点を考慮して，ゲート敷き詰め型のゲートアレイ（シーオブゲート）に似せて，ごく小規模な基本ゲート（タイル）をチップ上に敷き詰めた構造（シーオブタイル）を採用しています．LUTよりもさらに細粒度（ファイン・グレイン）という特徴をもちます．また，記憶素子として2トランジスタ構成のフラッシュ素子をチップ上に分散させています．
＊1 原出願は1994年7月5日
|
ProASIC3
|
ProASIC3E
|
|
| タイル数（Dフリップフロップ数） | 768～24,576 | 13,824～75,264 |
| システム・ゲート数 | 30K～1Mゲート | 600K～3Mゲート |
| 最大RAM容量＊1 | 0～144Kビット | 108K～504Kビット |
| ROM容量＊2 | 1Kビット | 1Kビット |
| 最大I/O数 | 81～288 | 270～616 |
| オンチップPLL数 | 0～1 | 6 |
＊2 論理セル（タイル）とは別に，独立した1KビットのユーザROM（フラッシュ・メモリ）を搭載している．
（c）ProASIC3の仕様
図6 GF100KとProASIC3の概要
初期のGF100Kで最大10,000個，最新のProASIC3で最大75,000個のタイルをもつ．各タイルは，初期のGF100Kでは3階層，最新のProASIC3では4階層の配線リソースを用いて，ほぼ100%配線可能．タイル機能および配線は，Zycad社（GateField社）が特許をもつ不揮発かつ書き換え可能なフラッシュ素子によってプログラムされる．フラッシュ素子は2トランジスタ構成のフローティング・ゲート・トランジスタである．小型で低抵抗，低容量という特徴をもつ．最新の製品には，（c）に示した小容量で低コスト向けの「ProASIC3」と，大容量でハイエンド向けの「ProASIC3E」がある．
