今，フラッシュFPGAが求められている理由 ――10年近い紆余曲折を経て，ようやく日の目を見た"大器晩成"技術
● 競争の時代へ：CPLDを置き換える
1980年代後半から1990年代前半にはPLD/FPGA市場に新規参入するメーカが多く，新しいデバイス・アーキテクチャも次々に提案されました．1980年代に不揮発PLD，SRAM FPGA，アンチヒューズFPGAが登場した後は，それぞれ複数の競合製品が現れて競争を繰り広げました．先発メーカと競合メーカが特許侵害訴訟で争うことも多く，CPLDに関するAltera社と米国AMD社（後に米国Vantis社，現在のLattice社）の訴訟，SRAM FPGAに関するAltera社とXilinx社の訴訟，アンチヒューズFPGAに関するActel社と米国QuickLogic社の訴訟などがよく知られています．
一方，1990年代後半から2000年代前半にはFPGA/PLD市場から撤退するメーカが多くなり，また淘汰や買収によってメーカの集約や寡占化が進みました．Zycad社のフラッシュFPGAが登場した1995年はちょうどその切り替わりの時期であり，そのためか，フラッシュFPGAには長い間競合製品が現れませんでした．
2000年に，FLEXLogicと同様にプロダクト・ターム構造でSRAMを記憶素子に用いたCPLDとして，Cypress社の「Delta39K」が登場しました（図7）．Delta39Kは，FLEX LogicよりさらにSRAM FPGAに近づいたデバイスで，コンフィグレーション用の不揮発メモリを外付けして動作します．ただし，従来の不揮発CPLDのユーザにも受け入れられるように，CPLDチップとコンフィグレーション用のフラッシュ・メモリ・チップを同一パッケージに封止したモジュール構成の不揮発デバイスが用意されていました．これも，間接型フラッシュFPGAの先駆けの一つと言えるでしょう．
| クラスタ数 | 2～42 |
| マクロセル数 （Dフリップフロップ数） | 256～5,376 |
| ユーザ・ゲート数 | 15,000～350,000ゲート |
| 最大RAM容量＊4 | 36K～860Kビット |
| 最大I/O数 | 160～540 |
（b） 仕様
＊1 LB（Logic Block）は16マクロセルをもつ基本PLDブロック．
＊2 クラスタは，8個のLBと2個のRAMブロックをPIMで接続し，さらに1個のデュアルポートRAMを内蔵．このクラスタを複数搭載する階層型CPLDアーキテクチャ．
＊3 フラッシュ・メモリはCPLDとは別チップ．CPLDチップは単純なCMOSプロセスで，SRAM FPGAに匹敵する高集積と低コストを実現．
＊4 シングルポートRAMとデュアルポートRAMの合計．
図7 Delta39Kの概要 2000年にCypress Semiconductor社が製品化した．
