携帯型機器向け電源ICの低消費電力技術 ――携帯型機器とともに歩むLDO電圧レギュレータ技術の軌跡

池田亜紀,小林貴司

tag: 組み込み

技術解説 2006年11月21日

● 低電圧化に伴い,DC-DCとLDOの2段構成に

 上記のECOモードの開発とほぼ並行して筆者らが進めてきたのが,低入力電圧を受け入れられるLDOの開発です.

 かつて,メイン・デバイスの動作電圧が3V系であったころは,図5(a)のように機器の内部にある5Vライン,または電池(Liイオン2次電池の1セルなど)から,電源IC(LDO)を介して電源が供給される回路構成が一般的でした.これは,LDOの自己消費電流をほとんど無視できると仮定した場合(自己消費電流が負荷電流に対して十分に小さい),5Vラインからでも60%前後の効率を確保できたためです.また,Li 1次電池の1セルからであれば,80%程度の効率を確保できます(電池の平均電圧を3.6V程度とした場合).

 しかし,メイン・デバイスの動作が高速になり,高集積化が進むにつれて,製造プロセスの微細化が進みました.これに伴って,メイン・デバイスの動作電圧は1.8Vから1.5V,1.25Vへと低下してきており,今後さらに1.1V以下になるところまで低電圧化が進行しています.

 ここまでメイン・デバイスの動作電圧が低下してくると,今までのように主電源(5Vラインや電池)から,LDOで直接電源電圧を作って供給するという方式では,高効率を維持できなくなります.このため,低消費電力設計を目標とした場合,図5(a)の回路構成をまったく受け入れられないケースがでてきました.

 代わりに,ここ数年,よく採用されているのが,図5(b)のような回路構成です.まずは,高効率を実現できる降圧のDC-DCコンバータ(スイッチング・レギュレータ)でいったんある電圧に落とし,続いてその電圧からLDOでメイン・デバイスの動作電圧を作ります.

zu05_01.gif
図5 電源構成のトレンド
メイン・デバイスの電源が3V系だったころは,ある程度の効率を確保でき,安価で簡単な(a)の構成が好まれた.その後,低電圧化が進み,高効率を実現する必要性から,(b)のような降圧DC-DCコンバータ(1.8V,1.5V,1.25V)とLDOの2段構成が利用されるようになった.

組み込みキャッチアップ

お知らせ 一覧を見る

電子書籍の最新刊! FPGAマガジン No.12『ARMコアFPGA×Linux初体験』好評発売中

FPGAマガジン No.11『性能UP! アルゴリズム×手仕上げHDL』好評発売中! PDF版もあります

PICK UP用語

EV(電気自動車)

関連記事

EnOcean

関連記事

Android

関連記事

ニュース 一覧を見る
Tech Villageブログ

渡辺のぼるのロボコン・プロモータ日記

2年ぶりのブログ更新w

2016年10月 9日

Hamana Project

Hamana-8最終打ち上げ報告(その2)

2012年6月26日