携帯型機器向け電源ICの低消費電力技術 ――携帯型機器とともに歩むLDO電圧レギュレータ技術の軌跡
LDOの三つのブロック（図7）について，それぞれの課題を以下に示します．
図7 LDO電圧レギュレータの課題
低電圧化に対応するために課題となっているブロックを示した．
1）差動アンプの入力段の課題
LDOの出力電圧が低電圧となるため，電圧設定用抵抗で分圧された電圧はさらに低い電圧となります．このため，差動アンプの入力に使われる基準電圧源（Vref）にも低電圧化が要求されることになります．
2）増幅回路段の課題
IC内部の差動アンプの電源電圧は，LDOへの入力電圧，すなわちDC-DCコンバータの出力電圧（1.8Vや1.5Vとその許容差程度を想定）となります．低い動作電圧であっても，高リプル除去率や優れた負荷過渡応答性を実現するために，十分なゲインが確保されている必要があります．
3）出力段の課題
入出力電圧差を小さくするため，ドライバFET（field effect transistor）のON抵抗は小さくなければなりません．しかも入力電圧が低くなっているため，低VGS（ゲート・ソース間電圧）における低ON抵抗の実現が求められます．
