PLD デバイス・アーキテクトの決断　――Altera社　ARM-based Excalibur の場合

●ハードIPサブシステムのコスト

　ハードIPのプロセッサ・サブシステムを使用する利点は，ほかにもあります．それはデバイス・コストと開発コストの低減です．デバイス・コストの低減は，主にダイ面積の縮小に起因します．ダイ上に完全なプロセッサ・サブシステムが集積されていないPLDでは，周辺回路の構築や設計が必要になります．また，そのためにプログラマブル・ロジックのリソースを消費せざるをえません．ここで，ハードIPによるサブシステムの構築とソフトIPによるサブシステムの構築について簡単なリソースの分析を行ってみましょう．

　プロセッサ・サブシステムにおいて，周辺回路の実装に必要となるプログラマブル・ロジック部のロジック・エレメント（LE：logic element）数は約6,000です（機能的に等価なソフトIPに基づいた数値）．この中には，メモリ，トレース・モジュール，コンフィグレーション回路，リセット/モード制御論理，クロック生成用PLLは含まれていません．これらのうち，もっとも大きなダイ面積を必要とする回路はメモリです．最小のARM-based Excaliburデバイスである「EPXA1」に提供されている16KバイトのデュアルポートSRAMと32KバイトのシングルポートSRAMを実装するには，190を超えるESB（エンベデッド・システム・ブロック）の追加が必要となります．したがって，例えばEPXA1のハードIPによるプロセッサ・サブシステムと同等の機能をプログラマブル・ロジックで実現しようとすると，LE数は2.5倍近くになり，ESBは8倍以上になります．