PLD デバイス・アーキテクトの決断 ――Altera社 ARM-based Excalibur の場合
●プロセッサ・サブシステムの性能
ハード・マクロのCPUコアを内蔵するPLDの場合，ハードIPのプロセッサ・サブシステムを組み込むことによって，高い性能が得られます．このようなデバイスのもっとも一般的な動作（多くの場合はメモリ・アクセス）の性能を評価することによって，そのことを実証できます．図4にデバイス内の二つのメモリ・アクセス・パスの速度を比較するためのテスト・デザインを示します．図中の「パスA」という1番目の経路は，プログラマブル・ロジック部内のDMA（direct memory access）コントローラからプログラマブル・ロジック部内のメモリ・ブロック（ESB）までのアクセスを示しています．「パスB」と示された2番目の経路は，同じDMAからプロセッサ・サブシステムのデュアルポートSRAMまでのアクセスを示します．
〔図4〕メモリ・アクセス速度を比較するためのテスト・デザイン
このテスト・デザインによって，CPU，プロセッサ・サブシステム内のメモリ，デバイスのプログラマブル・ロジック部のメモリのアクセス速度を比較した．
