PLD デバイス・アーキテクトの決断　――Altera社　ARM-based Excalibur の場合

●要求項目を満たすExcaliburのサブシステム

　図3は，ARM-based Excaliburデバイスのプロセッサ・サブシステム（Stripe）のブロック図を示しています．ARM922T CPUコアの動作周波数は最大200MHzであり，性能は210 Dhrystone MIPSに相当します．また，本デバイスはシングルポート/デュアルポートSRAMを備えています．シングルポートSRAMは，クリティカルなコードやデータ・テーブルの保存に使用されます．デバイス内のプログラマブル・ロジック部とのアクセスにはデュアルポートSRAMを使います．これは，プログラマブル・ロジックに実装される回路とCPUの間でデータを共有するリソースで，むだのない構成になっています．シングルポートSRAMとデュアルポートSRAMの容量は，デバイスのサイズに比例し，ローカル・コードおよびデータ保存用により多くのスペースが確保されています．

　割り込みコントローラやUART，タイマも備わっています．タイマは汎用タイマとシステム・チェックのためのウォッチドッグ・タイマの二つがあります．内蔵されたSDRAMコントローラは，シングル・データ・レート（SDR）SDRAMまたはダブル・データ・レート（DDR）SDRAMをサポートしています．SDR SDRAMは最大133MHzの，DDR SDRAMは最大266MHzの動作周波数に対応しています．SDRAMの容量は最大512Mバイトです．

　CPUコアに組み込まれたトレース・モジュールは，アドレスやデータ，制御信号をモニタします．それから圧縮されたモニタ情報をトレース・ポート・インターフェースを介して外部へ転送することによって，プロセッサ・サブシステムの動作をリアルタイム，かつ最大のバス速度でモニタできます．

〔図3〕ARM-based ExcaliburハードIPプロセッサ・サブシステムのブロック図
ARM-based ExcaliburデバイスにはハードIPのプロセッサ・サブシステムが含まれる．このサブシステムは，デュアルポート/シングルポートSRAM，割り込みコントローラ，SDRAMコントローラ，UART，二つのAHBバス，外部周辺回路をサブシステムにアクセスさせるための手段など，組み込みシステムの設計に使用される回路を幅広く備えている．なお，図中の太い線は複数のスレーブをもつバスを表している．