PLD デバイス・アーキテクトの決断　――Altera社　ARM-based Excalibur の場合

●PLDのアーキテクチャ設計における課題

　ARM-based Excaliburデバイスを実現するうえでの課題の一つは，CPUコアやハードIPサブシステムといったより高性能ではあるものの，柔軟性の点で劣る「ハードウェア要素」とプログラマブル・ロジック部の適切なバランスを見つけることでした．CPUコアとサブシステムは，ダイにハードIPとして組み込まれたため，デバイスの一部の要素は固定せざるをえず，これに関するユーザの選択肢は狭められました．例えば，表1に示したようにCPUのビット幅は32ビットに固定され，サブシステムのシングルポートSRAMとデュアルポートSRAMの容量もデバイスによって固定されます．

　筆者らは，ハードIPの固定された性質に関する制約を考慮し，柔軟性を高める機能をできる限り追加しながら，エンド・ユーザに影響を与える制約を分析しました．CPUコアのビット幅については，32ビットあれば組み込み機器の設計者が今日直面している，また今後直面すると予想される複雑なCPU指向のタスク処理の大部分に対応できると考えました．同時に，ARM922T CPUは16ビットのThumb命令セットもサポートしており，少ないメモリ・サイズで柔軟に対応できます．また，ハードIPのプロセッサ・サブシステムが内蔵するSRAMのサイズが足りなければ，プログラマブル・ロジック部（またはEBI経由の外部）にあるメモリ・ブロックによって補えます．ただし，前述のとおり，プログラマブル・ロジック・ベースのメモリ・ブロックは，ハードIPのプロセッサ・サブシステムのメモリ・ブロックほど高速ではありません．