高速シリアル通信プロトコルSerialLite　――オープン・ソースでコンパクトなプロトコル

　ディジタル革命が進む中，より広い通信帯域幅が求められています．システム性能も，この通信帯域幅に対応するために上がり続けています．バックプレーンやチップ間インターフェースでは，従来，多くのアプリケーションでパラレル方式が用いられていましたが，現在ではシリアル・インターフェースへと置き換わっています．

　半導体メーカは40Gbpsを超えるデータ転送速度を処理する能力を備えたLSIを開発しています．最新のシステムでは，1ポート当たり3.125Gbps以上のI/O速度をサポートするトランシーバが使われています．例えば，10GビットEthernetで使われるXAUIプロトコルは，バックプレーン・アプリケーションで一般的になっていますが，ここでは4ポートの3.125Gbpsチャネルを用いて10Gbpsを実現します．通信帯域幅の拡大の要求にこたえるため，高速シリアルI/Oを用いるのがトレンドとなっています．

　高速シリアルI/Oが設計者にとって身近になったのは，ここ数年のことです．このため，高速ボード設計，物理層設計，リンク層設計，シミュレーションなどの問題は，高速シリアルI/Oを実装する技術者にとって負担となっています．時間とコストを節約して物理層やリンク層を確実に開発するために，エンジニアはしばしば既存の方式から解決策を探します．そしてシステム要求に合致するのであれば，PCI Express，RapidIO，XAUIといった既存の標準プロトコルを選択します．

　これらのプロトコルは，大規模ネットワークや相互運用システム向けに作られたヘビーなプロトコルで以下のような特徴を持ちます．

• 高い機能を持つ．機能が豊富なだけではなく，シームレスな相互運用のための複雑なしくみを備えている．
• ネットワークのスイッチやそこを通るデータのため，ヘッダにアドレス情報を持ち，比較的複雑なフレーミングとカプセル化を行う．

　このような標準プロトコルを必要としていない場合は，システム要求に合致した独自のプロトコルを開発することにより，システム効率と性能を引き上げることができます．しかし，独自のプロトコルをゼロから作り上げるとコストがかさみ，ミスが生じやすく，時間もかかります．このため，システム設計者は過剰な機能を持つ標準プロトコルを使わざるをえない状況です．

　SerialLiteは，こうした問題を解決するために開発されました．主要な目標は以下のとおりです．

• 高い性能であること．最大3.125GbpsのI/Oをサポートする．
• 小さな回路で実装できること．米国Altera社のStratix 　GX FPGAで，700LE（Logic Element）以下．
• シンプルなこと．理解しやすく，安定したプラットホーム（Stratix GX）で，すぐに使用できる．
• 効率的で柔軟性があること．ユーザが必要としない機能を削除できる．