PCI-X 2.0の仕様概要と設計方針（後編）　――I/Oセルの設計とパッケージング

●カテゴリ1ドライバ・セルの設計上の注意点

　VTERMが外部で生成される場合，ダイ（チップ）の電力消費を抑えるために，ダイやパッケージ，ボードのレイアウトの影響を検討してください（図5（c），（d））．ここでは，外部電源による電力のほかに，ドライブ状態のための電力について検討する必要があります．外部電源はつねにONになっているか，低電力状態のときにダイがディセーブルになるように制御しなければなりません．

　VTERMを内部で生成する場合，ダイの新たな電力消費の影響を検討する必要があります．消費電力は，低電力状態のときに最小となります．

●PCI-X 2.0ではECCを用いる

　PCI-X 2.0 モード2では，64ビット転送時に8ビットのECC（エラー訂正コード）が，また32ビット転送時に7ビットのECCが必要になります^注3．PCI-X 2.0 モード1ではECCの使用はオプションですが，できれば使用したほうがよいでしょう．

　ECCは非常に強力なエラー検出方式です．ECCは，複数ビット・エラーを検出し，シングル・ビット・エラーを訂正します．そして，どのフェーズでエラーが発生しているのかを特定することができます．共通クロックによる転送の場合，ECCはPCIパリティと同じように，試行的なデータ転送の後に1クロック・サイクルでバスを通過します．ソース同期クロックによる転送では，ECCはデータといっしょに転送されます．エラーを訂正できなかった場合は，PERR（PCIパリティ・エラー）を通知します．

　表2にECCのためのピン割り当てを示します．

注3：バス幅がNビットの場合，ECCのビット数は次式で求められる．ECCのビット数＝log2N＋2．

〔図5〕カテゴリ1 I/Oセルのターミネーション
（c）はパッケージ接続を上から見た図である．（d）は電源接続を上から見た図である．

〔表2〕 ECCのピン割り当て
出典：PCI-X 2.0 60-day Review Draft, Table 9-42