つながるワイヤレス通信機器の開発手法（11） ──ASICを設計する（中編） エラー訂正回路とタイミング回路の実装
●チャネル・エンコーダにおける符号化処理
図3は，送信側の検査ビットを生成する回路を示している．回路の中の五つの箱は，5ビットのシフト・レジスタを意味している．クロックごとに左から右へ1ビットずつシフトする．DATA_INから入ってくる信号も，このクロックに同期して変化する（図4）．図3と図4をもとに，以下に動作を説明する．
- 図3のS1，S2ともに1側に倒す（図4では"H"）．この状態では五つの箱の中には'0'が入っている．
- DATA_INから入力された10ビットの情報ビットが右端の矢印から出ていくと同時に，五つの四角い箱の中身が1ビットごとに右にシフトする．
- 10ビットの情報ビットを送り終えたところで，S1とS2は2側（図4では"Ｌ"）に倒れる．
- 5ビット・シフト・レジスタのデータを1ビットずつ右側の矢印から出す．このとき各ビット中には'0'が入る．
〔図4〕 入力信号
スイッチS1，S2が"H"のとき，10ビットの情報ビットを送信する．S1，S2が"L"のときは5ビットの検査ビットを送る．
