つながるワイヤレス通信機器の開発手法（11）　──ASICを設計する（中編）　エラー訂正回路とタイミング回路の実装

1）ビット同期回路

　遅延検波や同期検波で正しく復調を行うには，基準信号と受信信号が同期していることが前提条件となる．基準信号は端末内部の任意のタイミングでVCO（voltage cont-rolled oscillator）やTCXO（temperature compensated crystal oscillator）を用いて生成している．そのため，受信信号と基準信号は非同期である．また同期がとれていても，受信信号の位相は端末の移動や温度などの影響によってつねに変化する．よって，受信機器には受信信号と基準信号の同期の確立と保持のためのビット同期回路が必要になる．

　ビット同期回路は，文献や論文などで一般的に知られている技術だが，ずれ量（周波数ずれ，位相ずれ）の検出や制御については，各メーカでさまざまな方法がとられている．

　図10は，復調後のデータに対して2倍の周波数のクロックを使った位相ずれ検出の方法を示している．現在のビットと1/2ビット前，1ビット前のそれぞれの極性を判定することで，現在のタイミングの位相と受信信号の位相の間の進みや遅れの情報を得る．この情報をPLLなどで平均化し，フィードバックした結果よりビット同期を行う．

　図11にタイミング検出回路の例を示す．これは，図10をブロック図として表したものである．

　データの切り替わり（'1'→'0'，'0'→'1'の遷移）は必ず起こるものではない．そして，切り替わりが起こらなかったときは，同期のビットが'1'になる．進み，遅れ，同期の各信号をディジタルPLLの入力にすれば，つねに受信信号に同期したビット・タイミング信号を受信側内部で得ることができる．

〔図10〕 タイミングについての考えかた
現在のビットと1/2ビット前，1ビット前のそれぞれの極性を判定することで，現在のタイミングの位相と受信信号の位相の間の進みや遅れの情報を得ることができる．この進みや遅れの情報をPLLなどで平均化し，フィードバックした結果よりビット同期を行う．

〔図11〕ビット・タイミング検出回路
図10をブロック図として表したもの．