PCI Express デザイン・ガイド　――LSI開発者のための設計Tips

●電気的仕様

　PCI Expressでは，8b/10bエンコーディングによってできるだけ連続した'0'や'1'が続かないようになっていますが，連続した'0'や'1'が続くこともあります（最大5回）．この場合，送信側はデエンファシス転送を行わなければならないことが規定されています．デエンファシス転送とは，同じ値が続く場合，二つ目の信号を送る際に，送信側が振幅を減らし，受信側で受け取る信号のノイズ・マージンを稼ぐための技術です（図12）．

　参考のため，1.25GHzで約6dBの伝送路を使った実験結果を図13に示します．効果が確認できると思います．電源ロスは約13dBで，送信側の電圧はシングルエンドで400mV，差動信号のピーク・ツー・ピークで800mVです．受信側の電圧はシングルエンドで88mV，ピーク・ツー・ピークで175mVという低電圧小振幅です．

　ジッタは60％あり，PLLで約30％，インターコネクトで約30％と見積もっています．適切なシリコン技術は，配線側の負担を軽減することは常識ですが，以上の仕様を満足するLSIを作るには0.13μm以下のCMOSプロセス技術が必要と思われます．

　クロック信号がないといっても2.5Gbpsの信号なので，設計には注意が必要です．一般的に高周波設計ではタイミング・マージンを重視する傾向がありますが，PCI Express機器の設計ではノイズとの戦いがし烈になると思われます．設計の際には，アイ・パターンによるノイズ・マージンの確認作業が重要となるでしょう．

〔図12〕デエンファシス技術
連続した'1'（または'0'）を送る場合，二つ目の振幅を抑えることで，受信側のノイズを減らすことができる．

〔図13〕デエンファシス転送の効果測定
1.25GHzで約6dBの伝送路を使った実験結果．デエンファシス転送を行ったことにより，ノイズが減っている．