ネットワーク・プロセッサを使ってネットワーク・ボードを開発する　――電源回路設計の留意点とボード実装時のトラブル対策

　図5の中にある「リセットIC1」は，検討を行っただけで実際のボードには搭載していないので，リセットICは2個です．1.3V電源回路に用いているICのシャットダウン入力ピンにCRの遅延回路を付けて，3.3Vが立ち上がるまで1.3Vを出力しないようになっています（図6）．

　このような回路にした理由は，実は適当なリセットICを入手できなかったためです．この回路では，抵抗とコンデンサのばらつきでOE（output enable）信号が解除されるタイミングがまちまちになります．本ボードでは納期の問題があり，最悪値で計算しても1μsを下回ることがない遅延回路を入れることにしました．CRの時定数は，前段にある3.3V電源回路の立ち上がり特性と1.3V電源ICのOEピンのスレッショルド電圧によって変化します．本ボードでは，ほかの部分で使っている部品と共通化するため，C＝0.47μF，R＝576kΩとしました．

　なお，初期のIntel社の評価ボードではこの部分は考慮されておらず，1.3V電圧のほうが先に立ち上がっていました．最新の同社の参考回路図では，リセットICの使用を推奨しています．

　リセット回路の設計にあたってもう1点注意しなければならないのが，「PWRON_RESET_Nが"L"の期間には，かならずRESET_IN_Nも"L"にしなければならない」ということです．これは，外部のLSIへの書き込み信号（例えば，EX_WR_N信号など）はPWRON_RESET_Nが"L"でかつRESET_IN_Nが"H"の期間に不定になる可能性があるためです．この期間が存在するため，拡張バスに実装されているフラッシュ・メモリがロック状態になってしまった例があります．原因は，RESET_IN_Nが"H"で，かつEX_WR_Nが不定であったため，フラッシュ・メモリの内部ステート・マシンが不定に遷移してしまったことによるものでした．このような不ぐあいは，回路（ハードウェア）設計時でないと回避しづらい現象なので（ソフトウェアによって回避できない），とくに注意したほうがよい部分と言えます．

図6　電源ICに遅延回路を付ける
CRの遅延回路を付けることで，3.3Vが立ち上げるまで，1.3Vを出力しないようにしている．