つながるワイヤレス通信機器の開発手法（10）　──ASICを設計する（前編）　送信側のデータ処理の実装

　2ビット分の入力データ（IN_DATA）を1ビット分ずらしてシリアル-パラレル変換（1ビット→2ビット）する（図8）．その2ビットの値から，QPSKテーブル回路でIとQのそれぞれ4ビットずつの変調データを生成する．このテーブルは表3をもとに設計されている．テーブルの出力はシンボル・タイミングごとに変化するように最終段のフリップフロップ（FF）でたたく（図9）．

　QPSK変調回路の設計をひととおり説明したが，テーブルの内容やシンボル・タイミングを変更することで，ほかの変調方式も実現できる．例えば8相QPSKの場合は，シリアル-パラレル変換で1ビット→3ビットのパラレル信号にして，テーブルが八つの位相（0，π/4，π/2，3π/4，－π/4，－π/2，－3π/4，－π）を出力するように作ればよい．もちろん最終段のFFについては，3ビットに1回イネーブルになるシンボル・タイミングを使用する（図10）．

〔図8〕シリアル-パラレル変換
2ビット分の入力データ（IN_DATA）を1ビット分ずらしてシリアル-パラレル変換する．

〔図9〕QPSKのシンボル・タイミング
テーブルの出力はシンボル・タイミングごとに変化するように最終段のフリップフロップ（FF）でたたく．

〔図10〕8相PSKのシンボル・タイミング
8相QPSKの場合，最終段のFFは3ビットに1回イネーブルになるシンボル・タイミングを使用する．