PCI-X 2.0の仕様概要と設計方針（前編） ――DDR、QDRを利用して最大4,264Gバイト/sでデータ転送
最後に，ストローブ信号には専用のPCIピンが必要となります．表2に既存のピンに対応する信号ピンを示します．C/BE［0］＃～C/BE［3］＃のバス信号は，関連するデータ信号と近接していますが，C/BE［4］＃～C/BE［7］＃は近接していないことに注意する必要があります．これは信号のタイミングに大きな影響を与えます．したがって信号伝播時間の制約は絶対に守らなければなりません．
PCI-X 2.0に対応したデバイスの開発では，そのほかにもI/OセルやECC，パッケージなどの設計で留意すべき点がいくつかあります．これらについては本稿の後編で解説します．
〔表2〕ストローブ信号のピン割り当て
|
信 号
|
ピン割り当て
|
| STBF［0］ | C/BE［0］＃ |
| STBF［0］ | C/BE［1］＃ |
| STBF［1］ | C/BE［2］＃ |
| STBF［1］ | C/BE［3］＃ |
| STBF［2］ | C/BE［4］＃ |
| STBF［2］ | C/BE［5］＃ |
| STBF［3］ | C/BE［6］＃ |
| STBF［3］ | C/BE［7］＃ |
Stillman Gates
米国Adaptec社，ASIC Architect
◆筆者プロフィール◆
Stillman Gates．米国Adaptec社のASIC architect．同社で12年にわたり，ISA，EISA，PCI，PCI-X，SCSIおよびFCインターフェースを搭載したストレージ用ASICを開発してきた．また，PCI-X 2.0 やSerial SCSIの策定を行うワーキング・グループで積極的に活動し，PCI，PCI 66，PCI-X 1.0，FC-AL 1.0，FCPLDおよびSCSI規格の開発に参加．30の米国の特許を保有している．
