ARM Forum 2010 Preview －－Technical Seminar Program
tag: 組み込み
2010年10月15日
Track-6 フィジカルIP＆EDA
T6-1 13:10-13:55
40nm 以降のプロセスノードにおいてSoC 実装で使用する最適化された最先端のPhysical IP のご紹介．
講演者： Ron Moore 氏
米国ARM 社 Strategic Accounts Marketing for ARM Physical IP Division Director
SoC 実装のトレンドは，一層IP のインテグレーション化が進み，パフォーマンスとパワーの最適化がTime-to-market で求められています．アプリケーションプロセッサーでは，最先端のプロセスを使用してハイパフォーマンスの実装が求められ，マイクロコントローラーでは，消費電力とローコストの挑戦があげられます．アームは引き続き，ファンドリーとEDA との協業を続けており最先端のフィジカルIP の開発をしております．このセッションでは，アームのエコシステムを40nm, 32/28nm, 22/20nm のプロセスノードにおけるARM Physical IP をご紹介します．
T6-2 14:05 - 14:50
TSMC 28nm/20nm テクノロジー，およびARM 社との協業のご紹介
講演者：石原 宏氏
TSMC ジャパン（株） フィールド・テクニカルサポート＆マーケティング ディレクター
TSMC はARM 社と戦略的提携の合意により，TSMC のプロセス技術に最適化された幅広いARM プロセッサを導入し，また，最先端28nm および20nm プロセスを対象としたメモリ製品やスタンダード・セル・ライブラリを含む物理IP を開発しています．ここでは，ARM 社との長期に亘る協業関係を弊社の最新テクノロジを交えて紹介します．
T6-3 15:10-15:55
28nmプロセスと変化するデザインに対応するための共同開発
講演者：Huoy-Jong Wu氏
米国GLOBALFOUNDRIES社 Field Engineering Director, Asia Pacific & Japan
グローバルファウンドリーズ社は，28nmプロセス技術とそれを実現するデザインを紹介します．パートナー企業と開発した弊社の28nm “Gate First” HKMG（High-k/Metal-Gate）により，CMOSスケーリングの利点を継続して実現します．顧客とエコシステム・パートナーによる密接なコラボレーションは，顧客製品のパフォーマンスや漏出，歩留まりを最適化します．コラボレーションによる革新は，半導体の価値連鎖を再集合させます．
T6-4 16:05 - 16:50
IBM 社による45nm&32nmSOI テクノロジー
講演者：有本 昌史氏
日本アイ・ビー・エム（株）マイクロエレクトロニクス事業 半導体営業部 シニアフィールドアプリケーションエンジニア
IBM 社よりSOI プロセスをベースにしたカスタムASIC サービス，特定のお客様向けファウンドリーサービスをご提供しています．また，ARM 社より45nmSOI プロセス用のライブラリ，メモリ・コンパイラが提供されています．IBM 社で行ったSOI テクノロジーの各種ベンチマークを紹介し，SOI テクノロジーの優位点を解説します．
T6-5 17:00-17:45
ARM Mali-400MP 階層化低消費電力設計手法の適用事例
講演者： Nick Foster 氏
英国Cadence 社ARM Team, Sr. Member of Technical Staff
複雑なマルチコアプロセッサーの設計において，限られた時間内に最小の消費電力と最大の性能を実現するためには階層化設計が必須となります． 本講演では，ARM 社の最新のグラフィック・プラットフォームであるMali-400 MP に対して，ARM 社の提供するPower Management Kit とケイデンスのLow Power Solutionを最大限に活用した階層化低消費電力設計手法の適用事例を紹介します．
