プロセッサの低消費電力設計　――プロセッサの低消費電力化は，聖域なき総力戦

● もっとも有効なのはパラレリズムの導入

　これまで，おもに回路レベルやプロセス・レベルの低消費電力化技術について述べてきましたが，実は，プロセッサ，およびプロセッサ・コアを搭載するシステムLSIにおいていちばん効果の高い，そして典型的な低消費電力化の対策はアーキテクチャの最適化です．アーキテクチャ設計はこれまで，性能向上に対する有効性のみが強調されることが少なくありませんでした．しかし近年，低消費電力化のためのアーキテクチャ設計が注目を集めています．

　基本は，パラレリズム（並列化）を駆使して，より低い周波数で所望の性能を発揮させることです．これもプロセッサ特有の問題ではなく，多くの論理LSIに共通した低消費電力化の対策です．プロセッサの場合，スーパスカラ，マルチスレッド，マルチコアというぐあいに，歴史的に性能向上のためのパラレリズムの追求が盛んです．低消費電力化対策としてのパラレリズムについても，Intel社のCoreプロセッサなどですでに具現化されています．プロセッサ・コアを搭載するシステムLSIにおいて，低消費電力化のための各種アクセラレータの併用や超並列化などが進んでいるのは，この流れの延長と考えられます．

　アーキテクチャ面だけでなく，ソフトウェア面での低消費電力化の手法も重要度を増しています．これは，前述のような各種の低消費電力化ハードウェアを制御する電力管理ソフトウェアを用意することだけではありません．低消費電力化のための一般のソフトウェアの最適化なども含みます．例えば，リソースの競合などにより多くのクロックや回路をむだに使ってしまう，といった状況そのものが問題とされるようになってきています．ソフトウェア設計者の負担は重くなりますが，最適な動作を行うソフトウェアの開発が望まれています．