プロセッサの低消費電力設計　――プロセッサの低消費電力化は，聖域なき総力戦

● スレッショルド電圧も可変に

　困ったことに，電源電圧の低減には副作用があります．低電圧化が進むと，Vth（スレッショルド電圧）の低いトランジスタを採用することになり，これはリーク電流の増大という問題をもたらします．

　これについては以前から，VTCMOS（variable threshold voltage CMOS）などの基板バイアスを使ったVth制御技術や，すでに述べた電源しゃ断という面から，複数のVthを使い分けるMTCMOS（multithreshold-voltage CMOS）技術などが対処法として挙がっていました．しかし最近では，待機時のリーク電流を制限するだけでなく，より動的に，動作時のVthも可変にしようという流れになってきています．

　複数のVthを使い分けるという点では，設計の段階で，論理ブロック内の各パスのクリティカルさ（タイミングの厳しさ）を評価し，一つの論理ブロック内において異なるVthのトランジスタからなるゲートを使い分けるデュアル・スレッショルド手法も一般化してきています（とくに，プロセッサ・コアを搭載するシステムLSIなどで適用されている）．もともとプロセッサ開発においては，トランジスタ・サイズを最適化するということは設計の基本だったのですが，それをVthのレベルまで拡張したものととらえられます．

　さらに微細化が進んでいるため，ゲート・リーク電流なども大きな問題となりつつあります．この面では，材料の検討を含む低リーク・プロセスの開発が第1の対処法ですが，パワー・ゲーティング技術の併用も必要になるでしょう．