システム・レベル設計とはなにか

●システム・レベル言語の四つの利点

　システム・レベル言語を使用する利点はいくつかあります．

　第1に，仕様書が自然言語で書かれていることに起因するトラブルを解消できます．現状では，仕様書の表現形式や用語は統一されていません．そのため，担当者の間で正確に仕様の内容を伝達できるかどうかは，担当者一人一人のコミュニケーション能力（文章表現能力，プレゼンテーション能力，文章に対する理解力など）に依存しています．

　たとえば電子回路の設計では回路図やHDL，ソフトウェア開発ではC言語やアセンブリ言語といった標準的な表現形式が定まっているので，設計成果物を正確に受け渡すことができます．ところが，仕様決めと電子回路設計，あるいは仕様決めとソフトウェア開発の間には，このようなフォーマルな連続性がありません．つまり，作成した回路やプログラムが，本当に仕様書の内容（仕様書を書いた人の思い描いた要件）を満たしているのか，だれも保証できないのです．そのため，仕様書の作成者，ソフトウェア開発者，ハードウェア設計者の間で解釈に相違が生じ，「考え落とし」や「仕様の不備」が原因の設計の手戻り作業が発生します．

　システム・レベル言語を導入すると，仕様書から上記のようなあいまいさが排除されます．仕様の不備などが早期に発見されると期待できます．システム・アーキテクト，ソフトウェア開発者，回路設計者の間の解釈の違いも解消されるでしょう．実際，SpecCの普及推進団体であるSpecC Technology Open Consortiumの調査によると，設計手戻りの原因の約70％は，なんらかの形で仕様に関係している不具合なのだそうです．

　第2に，システム・レベル言語は実行可能（つまりシミュレーション可能）なので，仕様の検討に利用できます．たとえば，ソフトウェアとハードウェアの最適分割を検討したり，システムの性能を見積もったりすることができます．仕様策定について責任を負っているシステム・アーキテクトにとって，システム・レベル言語は必須の道具と言えます．

　第3に，ハードウェア・ソフトウェア協調検証に利用できます．これは，ソフトウェア開発とLSI設計（ビヘイビア設計やRTL設計）がある程度進んだ段階で行われる一種のデバッグ作業です．ハードウェア・モデルとソフトウェア・モデルを接続してデバッグを行います．いわば，ハードウェア・モデルがソフトウェア・デバッグのための仮想的なプロトタイプ（試作機）になり，ソフトウェア・モデルがハードウェアのテストベンチになるわけです．これによって，発見のむずかしいコーナ・ケースの設計ミスなどを検出できます．

　第4に，これは将来の話ですが，仕様からインプリメンテーションまでの記述言語を共通化できるため，システム・アーキテクト，ソフトウェア開発者，LSI設計者が共通に利用できる統合された設計環境がツール・ベンダから提供される可能性があります．