デバイス古今東西(13) ―― 3次元構造を採用した新興ベンダのFPGAアーキテクチャ

　ここではまず，新興ファブレス半導体ベンダである米国Tabula社のFPGAのアーキテクチャを紹介します．従来型の2次元型格子構造が抱えていた配線問題を緩和する技術を持っています．次にTabula社のデバイスについて公表されている情報をもとに，ほぼ同等規模の米国Altera社，米国Xilinx社のデバイスとTabula社のデバイスを比較してみます．もちろんデバイスの価格も重要ですが，それだけではありません．ここでは「表の競争力」と「裏の競争力」の問題について述べたいと思います．

●動的再構成技術を利用して仮想的な「3次元格子構造」を実現

　Tabula社は，同社のFPGAのアーキテクチャ「Spacetime」の概要を2010年3月に公表しました．

　図1のように，同社はSpacetimeについて，伝統的な2次元型格子構造のFPGA/PLDを8層（Fold）積み重ねた構造として紹介しています．ただし，いわゆるSiP（System in Package）のように物理的なシリコン・チップを積み重ねるわけではないようです．シリコン・チップは1個で，論理ブロックやメモリ・ブロックの構成，および配線経路を数GHzの速度で動的に切り替え，シリコン・チップ8個分の回路を実現しています．つまり，仮想的に「3次元格子構造」（x軸，y軸，時間軸の3次元）を実現しているというわけです．

図1　従来の2次元型格子構造（左）と仮想的な「3次元格子構造」（右）のイメージ
出典：Tabula社のWebサイト（http://www.tabula.com/technology/technology.php）

　このようにFPGAの回路構成情報を動的に切り替える技術は「動的再構成（Dynamic Reconfigurable）技術」と呼ばれ，10年以上前から研究・開発が行われています．一部には，実際に商用化されたものもあります．従来の2次元格子構造のFPGA/PLDでは，電源投入の直後に回路構成情報が設定され，それ以降の再設定が動的に行われることはありませんでした．この点が異なります．

　仮想的な「3次元格子構造」の上下の層の間は，Time-Viaと呼ばれる仮想的な「配線」によって接続します．この「配線」にはラッチがついており，その開け閉めによって信号を別の層に送るか，同じ層に送るかを選択します．ここが動的再構成による「配線」固有の仕掛けの一つです．ただしユーザはこのような構造を気にする必要はありません．ツールの支援を借りて設計できるとのことです．

●従来型FPGAの配線問題を解決したことがポイント

　Tabula社は，従来の2次元格子構造と比べてSpacetimeには以下のような優位性があると主張しています．

• 論理回路の密度は2.5倍高い
• メモリの密度は2.0倍高い
• メモリのポート数は2.9倍多い
• DSPの性能は3.7倍高い

　同社の社長兼CTO（Chief Technology Officer）であるSteve Teig氏は，「Spacetimeとその有効性の鍵は，従来のFPGAに固有の配線問題を解決していること」と自社のWebサイトでコメントしています．そして，本コラムの第5回（ドミナント・デザイン化したFPGAからは創造的破壊は生まれないのか？）でも指摘したポイントですが，「FPGAのコアとなる面積のほぼ90%が配線領域の具現化と制御に占有されている．ダイ・サイズを消費し，製品コストを引き上げていることに加えて，配線が長くなると性能が制限され，タイミング収束の問題の解決がさらに困難になる．（FPGAについて）プログラマブル能力と価格の飛躍的な改善を実現するためには，配線効率を高めなければならない」と述べています．こうした問題をSpacetimeアーキテクチャによって達成したというのが同氏の主張です．

　さらにSpacetimeについて，同社は80以上の特許を取得し，さらに出願中のものも70以上あるとも言っています．