米国Altera社は，従来品と比べて消費電力を約半分の0.5W以下（12万個のLE時）に抑えたFPGA「Cyclone IIIファミリ」を発売した．チップ面積当たりのLE（ロジック・エレメント）数を約1.7倍に増やしたという．ソフトウェア無線（SDR：software defined radio）などの無線処理やディスプレイなどの画像・映像信号処理に利用できる．
本FPGAは，65nmプロセスを用いて製造する．消費電力やコストの面についてはASICの置き換えを，消費電力や乗算性能の面についてはDSPの置き換えを考慮して設計されているという．
最大12万個のLEと最大288個の18ビット×18ビットの乗算器，最大3.9Mビットの内蔵メモリ，2個または4個のPLLを備える．最大ユーザI/Oピン数は531本．最高動作周波数は166MHz．外部メモリ・インターフェースを備えており，200MHz動作のDDR2 SDRAMを接続できる．
LE数が25,000のEP3C25を搭載した評価ボード「Cyclone III FPGAスタータ開発キット」を用意する．また，開発ツールとして，「Quartus IIデザイン・ソフトウェア・バージョン7.0」を提供する．本ツールには，有償版と，Web経由でダウンロードできる機能限定の無償版がある．
[写真1] Cyclone III FPGA スタータ開発キットの外観（45°傾いたLSIがEP3C25）
[写真2] 65nm製造プロセスを用いたCyclone IIIのシリコン・チップ
[表1] Cyclone IIIファミリの概要
|
型名
|
EP3C5 |
EP3C10 |
EP3C16 |
EP3C25 |
|
ロジック・エレメント
（LE）数
|
5,136
|
10,320
|
15,408
|
24,624
|
|
9Kビット・
メモリ・ブロック
|
46
|
46
|
56
|
66
|
|
合計メモリ
(Mビット)
|
0.4
|
0.4
|
0.5
|
0.6
|
|
18ビット×18ビット乗算器
|
23
|
23
|
56
|
66
|
|
PLL数
|
2
|
2
|
4
|
4
|
|
最大ユーザ
I/Oピン数
|
182
|
185
|
347
|
215
|
|
|
|
|
|
|
|
型名
|
EP3C40
|
EP3C55
|
EP3C80
|
EP3C120
|
|
ロジック・エレメント
（LE）数
|
39,600
|
55,856
|
81,264
|
119,088
|
|
9Kビット・
メモリ・ブロック
|
126
|
260
|
305
|
432
|
|
合計メモリ
(Mビット)
|
1.1
|
2.3
|
2.7
|
3.9
|
|
18ビット×18ビット乗算器
|
126
|
156
|
244
|
288
|
|
PLL数
|
4
|
4
|
4
|
4
|
|
最大ユーザ
I/Oピン数
|
535
|
377
|
429
|
531
|
|
