Altera，コンフィグレーション回路にセキュリティ機能を持たせた高性能FPGAファミリを発売

　米国Altera社は，新しい論理ブロック構造を採る高性能FPGAファミリ「Stratix II」を発売した．論理ブロックやハード・マクロの規模が異なる6品種を用意する．

　コンフィグレーション回路にはセキュリティ機能を持たせた．暗号方式として，128ビットのAES（advanced encription standard）を用いている．Stratix IIに組み込まれた不揮発性メモリに暗号かぎのデータを記録する．同社のFPGA開発ツールのQuartus IIは，このかぎを使って暗号化されたコンフィグレーション・データを生成する．

　Stratix IIは，Adaptive Logic Module(ALM）と呼ばれる基本論理ブロック構造を採る．一つのALMは，8本の入力を持つ論理ブロック，2個の加算器，2個のフリップフロップなどで構成される．これは入力数の異なる独立した二つの機能として使用できる．例えば，2回路の4入力ルックアップ・テーブル（LUT）として，あるいは5入力LUTと3入力LUTとして使える．また，一つのALMは，最大6入力までのLUTを実現可能．このような構造を採用したことで，FPGAの論理ブロックを効率良く使用できるようになったという．さらに，一つの機能を実現するために必要な基本論理ブロックの段数が減り，動作速度の向上が期待できる．

　従来のStratixファミリとピン互換性はない．90nmプロセスで製造する．電源電圧は1.2V．最初の製品となるEP2S60は，2004年第2四半期から，そのほかの製品は2004年中にサンプル出荷を開始する．量産は2005年前半からの予定．

　設計ツールとしては，Quartus II バージョン4.0を利用できる．最小規模のEP2S15は，無償版のWeb Editionでも設計できる．

[写真1] Stratix IIの外観

[表1] Stratix IIファミリの概要