基調講演はARM，IBM，IntelのCPU担当者が登壇，ソフト開発や3次元積層など，設計自動化の対象領域は拡大へ ―― 49th Design Automation Conference

　2012年6月3日(日)～7日(木)，米国カリフォルニア州San FranciscoのMoscone Centerにて，電子設計自動化（EDA：Electronic Design Automation）に関する国際学会/展示会「49th Design Automation Conference（DAC） 」が開催された（写真1，写真2）．出展社数は206，参加者数は7,388名．会場がシリコンバレーから車で約1時間と近いこともあって，参加者数は昨年より1割程度増えた．

写真1　San FranciscoのMoscone Center

写真2　DAC会場の入口

●来年で50周年を迎えるDAC

　今年で49回目となるDAC．第1回は，何と1964年にニュージャージ州Atlantic Cityで開催された．シャープが世界初のオール・トランジスタ式電卓を発売した年である．嶋正利博士による世界初のマイクロプロセッサ「i4004」が開発された1971年の7年も前である．いったいその時代に設計の自動化について何が行われていたのか．そもそも手書きの回路図を使って回路を設計し，紙を切り貼りしてレイアウト・パターン設計を行っていた時代である．

　DAC初日の6月3日にはチュートリアル（セミナ）が行われた．

　展示会（Exhibition）は6月4日からオープンする．この日の9時15分から，EDAアナリストであるGary Smith氏による講演「Trend and What's Hot at DAC」が行われた（写真3）．これは恒例の講演で，立ち見が出るほどの盛況ぶりだった．同氏が考える「What to see at DAC 2012」には27社がリストアップされていた．その中にはアプリケーション・プラットホームとして米国Synopsys社，熱解析として米国ANSYS/Apache Design社，シリコン・バーチャル・プロトタイプとして韓国Entasys Design社，米国Xilinx社，米国Atrenta社の3社，ソフトウェア・バーチャル・プロトタイプとしてオーストラリアVWorks社，メニー・コア・エンベデッド・ツールとして英国ARM社と米国Mentor Graphics社の2社，そして日本から22年ぶりに出展したICカスタム・レイアウトのジーダットなどの名前が挙がっていた．

写真3　Gary Smith氏による講演の様子

●ARM1とCortex-M0を比較してLSI設計の進化を俯瞰

　DACの基調講演は3セッションあり，6月5日～7日の3日間，1日に付き一つずつ行われた．

　6月5日に行われた一つ目のキーノート（基調講演）では，ARM社の創設者の1人でありCTO（Chief Technical Officer）であるMike Muller氏が"General Session/Awards and Scaling for 2020 Solutions"というテーマで講演した．同氏らが1985年に設計した32ビットRISCプロセッサ「ARM1」の設計と最近リリースした「ARM Cortex-M0」の設計を比較し，この26年間で何が変わったのかを示した．

　ARM1のプロセス技術は3μmで回路規模は6000ゲート，その設計には6人年を要したという．これに対して，Cortex-M0は20nm技術で8000ゲート，設計工数は11人年とそれほど変わらない．設計チームの規模もほぼ同じ．大きく変わったのはレイアウト設計にかかった期間で，ARM1の9カ月に対して，Cortex-M0はたったの32分．「フルカスタム設計からRTL（Register Transfer Level）への移行により本当に変わった」（Muller氏）という．

　また，1985～2011年の26年間は13プロセス世代に相当し，その結果，Cortex-M0の面積はARM1の1万分の1になった．この結果は，ほぼムーアの法則に従っている．一方，性能（動作クロック周波数）については2プロセス世代ごとに2倍なので，ARM1に対してCortex-M0は64倍となるべきところが，実際にはARM1の12.5MHzに対してCortex-M0は200MHzと約16倍にしかなっていない．さらに，スケーリング則に従えば，ARM1の5Vに対してCortex-M0は8mVとなるところが，実際には950mVであった．Muller氏がR&Dチームにその理由を問い正したところ，「スケーリングしなかったのはしきい値電圧に問題があったためであり，それはリーク電力に原因がある．しきい値電圧が（期待したほど）下がらなかった」という．そのために性能向上が遅れているようだ．

　もう一つの比較項目は検証期間である．ARM1では2000CPU時間で検証したのに対し，Cortex-M0では1.5MCPU時間と大幅に増加した．これは制約付きランダム・テスト生成に起因しているという．今日では，シミュレーション・サイクルはシリコンのリスピン（製造し直し）よりも安いとの理解が進んでいるためと考えられるが，その一方で「果たしてCPU時間は有効に使われているのかについては疑問もある」（Muller氏）とした．

　また同氏は，EDAコミュニティに対して，「設計者が一度設計したら，ボタンを押して，リコンパイルして，思った通りの結果になっているかどうかが分かる」フォーマル設計への期待を示した．