アイピーフレックスと富士通，動的再構成可能なLSIを2004年5月から出荷開始

　アイピーフレックスと富士通は，ダイナミック・リコンフィギャラブル・プロセッサ「DAP/DNA-2」の受注を開始した．富士通は，2003年12月にアイピーフレックスからダイナミック・リコンフィギャラブル・プロセッサ技術に関するライセンスを受けた．アイピーフレックスが論理設計を，富士通がレイアウト設計と製造を担当した．2004年5月中旬から本LSIのサンプル出荷を開始する．

　ダイナミック・リコンフィギャラブル・プロセッサは，内部の論理機能を動的に切り替えられるLSIである．すなわち，ある時間T1には機能Aを実現し，別の時間T2には機能Bを実現する，といった使いかたが可能となる．必要なときに必要な機能を実現できるので，従来のように複数の機能を別々の回路として実装する場合（ASICやFPGAなど）と比べて回路規模（チップ面積）が小さくなる．また，それぞれの時点で使わない機能については，回路そのものが存在しないため，待機時電流やリーク電流がなくなり，システム全体の消費電力を低減できると言われている．アイピーフレックスのほか，米国Quicksilver Technology社など数社が，技術開発を進めている．また，ソニーは，自社開発のダイナミック・リコンフィギャラブル・プロセッサを携帯型オーディオ機器（ネットワークウォークマン「NW-MS70D」）に採用している．

　DAP/DNA-2は，DAP（Digital Application Processor）と呼ばれる32ビットRISCプロセッサと，DNA（Distributed Network Architecture）と呼ばれる専用演算器（PE：Processing Element）の2次元アレイから構成されている．今回発売するチップは専用演算器を376個内蔵している．各演算器は166MHzのクロックで動作する．専用演算器やDNAの構成の切り替えには1クロックかかる．また，576Kバイトのデータ・メモリを内蔵している．DNAのコンフィグレーション数は最大4バンク．4バンク以上が必要になる場合は，外付けのコンフィグレーション・メモリを用意する．

　外部インターフェースとして，DNAに直結する32ビット幅のI/Oインターフェース，DDR SDRAMインターフェース，PCIインターフェース，ブート/プログラム用シリアルROM（SPI）インターフェース，UART（2チャネル），GPIO（16チャネル），同期シリアル・インターフェース（マスタ，1チャネル）などを備えている．電源電圧は，コア部が1.2V，I/O部が2.5V．パッケージは1,156ピンFC-BGA（flip chip-ball grid array）．

　本LSIの開発環境として，「DAP/DNA-FW II」を用意する．ユーザは，グラフィカル表現や専用の記述言語を使ってアルゴリズムを記述し，この情報をもとに本開発環境がコンフィグレーション・データを生成する．また，入力したアルゴリズムを米国The MathWorks社のシステム解析/信号処理解析ツール「MATLAB/Simulink」に受け渡すためのインターフェースも用意する．