訂正と補足

2009年

No.3

　本誌，pp.105-106の「●CPUの主な仕様と性能」の表において，ARM9TDMI，ARM9E，ARM10E，XScale，ARM11，ARM11MPCore，Cortex-A8，Cortex-A9，Cortex-A9 MPCore，Cortex-R4のバス構成は「命令/データ統合（注1）」とありますが，正しくは「命令/データ分離（注2）」です．

　また，本誌，pp.134-135，「ワンポイント・コラム！」に誤りがありました．表3-Aと図3-Bのキャプションに「図5-Aの…」とありますが，いずれも「図3-Aの…」の誤りです．

　お詫びして訂正いたします．

No.1 

　本誌，p.22の右段，最終行に「．．．電源は，UP4が未実装の場合（標準）は3.3V，UP4が実装されている場合は...」とありますが，2カ所の「UP4」はいずれも「UP1」の誤りです．

　本誌，pp.112-113の回路図に誤りがあります．

　プリアンプ部右側にあるERA-3の4番ピン付近の2個のコンデンサのうち，右側のコンデンサ（2200pと書かれているもの）は不要（短絡）です．左側のコンデンサの定数が2200pです．オーディオD-AコンバータPCM1716の20番と18番につながる二つのコンデンサは，19番からのGNDにつながる配線と接続します（黒丸が抜けています）．

　FPGA基板へのクロック（74VCX04の4番ピンからの出力信号）は，10Ωの抵抗を経由してFPGA基板のB25端子と接続します（A25への接続は誤り）．FPGA基板のA21端子とつながる赤色LEDは，抵抗側がカソードです．アノードはVDDと接続します．

　修正版の回路図については，こちらの図1を参照してください．また，DVD-ROMに収録したPDFファイルの修正版は，こちらを参照してください．

　お詫びして訂正いたします．