Interface増刊 『CQ Endeavor Verilog HDL』，『CQ Endeavor VHDL』
2009年6月29日
CQ Endeavor Verilog HDLのご購入はこちらから
CQ Endeavor VHDLのご購入はこちらから
『CQ Endeavor Verilog HDL』，『CQ Endeavor VHDL』は，ハードウェア記述言語Verilog HDL，VHDLによる回路設計を習得するための学習ソフトウェアです．これからVerilog HDLやVHDLを学び，FPGAやASICを設計しようという方に最適な自習教材となっています．教材ソフトウェアをパソコンで再生し，アニメーションとナレーションによる説明を聞きます．重要だと思う項目は，付属のテキストに自由にメモできます．
付属テキストのサンプル（CQ Endeavor Verilog HDLの第1章，pdfファイル）
回路設計の勉強では，「教科書を読んで自習する」，「座学のセミナを受講する」，などの方法があります．しかし，これらの方法では回路設計の具体的なイメージはわかないものです．本学習ソフトウェアは，全体が約30の学習単元に分かれており，それぞれ10分～30分で学習できます．学習したことを確認するための演習が用意されています．このなかには，単なる○×式の問題ではなく，記述を行って判定する演習や開発ツールを使う演習も含まれます．
以下に，本学習ソフトウェアのコースマップ（CQ Endeavor VHDLの学習単元の例）を示します．
本学習ソフトウェアの内容をご理解いただけるように，オンラインのデモンストレーションを用意しました．
