[ keyword: FPGA, インターフェース, ディジタル信号処理 ]
Altera,28nmプロセスで製造し,最大28Gbpsのトランシーバ回路を備えるFPGAを発売
ニュース 2010年4月20日
米国Altera社は,28nmプロセスで製造するFPGA「Stratix Vファミリ」を発売する.本FPGAファミリには,28Gbpsの伝送速度に対応したトランシーバ回路を備える「GT」や12.5Gbpsのトランシーバ回路を備える「GX」,DSPアプリケーション向けに最適化し,かつ高速トランシーバ回路を備える「GS」,論理ブロックの集積度が高い「E」の四つのサブファミリがある.
本FPGAファミリは,同社の従来品と比べて基本論理ブロックであるALM(Adaptive Logic Module)やDSPブロックの構造が強化されている.ALMは,パイプライン化などを考えてレジスタを追加した.またDSPブロックは,9ビット×9ビット~54ビット×54ビットに対応可能な可変精度であり,前処理用の加算器などを追加した.浮動小数点演算にも対応している.
高速トランシーバ回路を備える「E」以外の製品は,最大4個のPCI Expressエンドポイント・ブロックやDDR3などに対応するメモリ・インターフェースをハード・マクロで搭載する.PCI Expressエンドポイント・ブロックでは,Gen 1およびGen 2の8レーン(x8)までのプロトコル処理を行うことが可能である.
電源電圧は,コア部が0.85V,I/O部が1.2V~3.0V(GTは2.5Vまで).I/O電圧が3.0Vの場合,3.3VのLVTTL/LVCMOS とインターフェース可能である.量産向けにストラクチャードASICの「HardCopy V」も用意する.
本FPGAファミリは,2011年第1四半期にサンプル出荷を開始する.開発ソフトウェアの「Quartus II」については,2010年第2四半期からサポートする予定.
[表1] Stratix Vの概要
サブファミリ名
GT
GS
E
型名
EP5SGT420
EP5SGT630
EP5SGS480
EP5SGS730
EP5SE970
EP5SE1100
ALM数
16万
24万
18.2万
27.4万
36.5万
41万
等価LE数
42.4万
63.5万
48.2万
72.6万
96.8万
108.7万
合計メモリ数(ビット)
47K
51K
32K
40K
33K
43K
18×18乗算器数
640
684
3,130
3,680
1,064
1,100
シングルエンドI/O数
597
597
523~1020
523~1020
900
900
1.6Gbps LVDS数
149
149
130~255
130~255
225
225
12.5Gbpsトランシーバ数
32
32
27
27
0
0
28Gbpsトランシーバ数
4
4
0
0
0
0
PCI Expressブロック数
1
1
1~2
1~2
0
0
DDR3メモリ・インターフェース数
4
4
3~7
3~7
0
0
サブファミリ名
GX
型名
EP5SGX240
EP5SGX31
EP5SGX420
EP5SGX630
EP5SGX400
EP5SGX540
ALM数
9万
11.7万
16万
24万
15.2万
20.2万
等価LE数
23.9万
31.1万
42.4万
63.5万
40.3万
53.6万
合計メモリ数(ビット)
29K
33K
47K
51K
41K
53K
18×18乗算器数
400
486
640
684
700
738
シングルエンドI/O数
270~624
270~624
444~840
444~840
439~648
439~648
1.6Gbps LVDS数
67~156
67~156
111~210
111~210
109~162
109~162
12.5Gbpsトランシーバ数
24~36
24~36
24~48
24~48
66
66
28Gbpsトランシーバ数
0
0
0
0
0
0
PCI Expressブロック数
1~2
1~2
1~4
1~4
1~4
1~4
DDR3メモリ・インターフェース
1~4
1~4
2~6
2~6
2~4
2~4
■価格 |
■連絡先 |