Rambus，DDR3以降の次世代メモリを支える同社の高速化・低消費電力技術をアピール，IDF 2009にてXDRのデモも公開

　米国Rambus社は2009年8月20日にプレス向けの説明会を開催し，DDR3 SDRAM（Double Data Rate 3 Synchronous Dynamic Random Access Memory）以降のメモリ技術や，同社独自の高速メモリ・アーキテクチャである「XDR/XDR2」についての取り組みを紹介した．

　次世代メモリは，2011年ころから本格的に利用されると考えられている．2011年以降のコンピュータのメイン・メモリに求められる課題として，同社は「高いデータ転送速度」，「低消費電力」，「スループット向上」，「大容量」，「コモディティDRAM製品の低コスト化」などを挙げた．この背景として，コンピュータ技術に関する二つの流れがある．

　第1の流れは，クラウド・コンピューティングである．CPUのマルチコア化，CPUとGPUの統合，GPGPU（General Purpose GPU）などによる高スループット・コンピューティング，仮想化技術など，クラウド・コンピューティングに対応するためにより高度なプロセッサ技術が求められ，それに伴ってコンピュータのメイン・メモリに対する要求が一段と厳しくなっていくという．

　第2の流れは，消費電力の抑制である．巨大な電力を消費するサーバ・ファームが登場し，低消費電力設計や熱設計への関心が高まっている．また，今後，ネットブックのように電池寿命が問題となる携帯型のコンピュータが増える傾向にある．

　DDR3 SDRAM以降のメモリには，1ピン当たりのデータ転送速度が1.6Gbps～3.2Gbps，メモリ・モジュールの動作時電力が7W未満，待機時電力が0.8W以下，バンド幅が12.8Gバイト/s～25.6Gバイト/sといった性能が求められるという．これらの課題に対して，同社はこれまでに培った「FlexPhase」や「FlexClocking」，「Dynamic Point-to-Point」といった信号処理技術に加えて，新たに開発した「Near Ground Signaling」や「Module Threading」という技術で対応していくという．

　ここでFlexPhaseとは，DRAMとメモリ・コントローラの間の配線（トレース）の特性を考慮して各信号の位相を調整し，データ転送速度の低下を防ぐ技術である．FlexClockingは，メモリ・コントローラ内部のPLLによって生成したクロック信号をDRAMへ供給する技術である．これにより，DRAMにPLLを組み込む必要がなくなり，また低消費電力モードから動作時モードへの切り替え時間が短縮される．Dynamic Point-to-Pointは，複数のメモリ・モジュールを利用する際に，メモリ・モジュールの数に応じて接続を動的に変更し，Point-to-Pointの信号トポロジを維持する方法である．

　また，Near Ground Signalingはシングルエンド信号の接地終端を工夫することで，動作電圧を0.5Vまで下げる技術である．Module Threadingは，メモリ・モジュールを二つのチャネルに分割し，データ・アクセスを並列化することによってバンド幅を引き上げたり，消費電力を低減する技術である．これらの技術を組み合わせることにより，メモリ・システムの総消費電力を40％削減できるという．

　同社の高速メモリ・アーキテクチャであるXDR/XDR2については，GDDR5（Graphics DDR 5）と比較した際の消費電力，データ転送速度，バンド幅などに関する優位性を紹介した．例えばメモリ・コントローラの消費電力は，GDDR5の場合の1/3に抑えられるという．また，XDRでは3.2Gbps～7.2Gbps，XDR2では10Gbps以上のデータ転送速度を実現できる．

　なお，2009年9月22日～24日に米国カリフォルニア州San Franciscoで開催されるIDF（Intel Developer Forum）2009では，同社のBi-Modal XIO 1/2コントローラを搭載したチップとエルピーダメモリの1GバイトのXDR DRAMを組み合わせたメモリ・システムのデモンストレーションを公開する予定．

[図1] 2011年以降のコンピュータのメイン・メモリに要求される仕様

[図2] 低消費電力化のための技術

[図3] IDF2009にてデモンストレーションを行う予定のメモリ・システム