Lattice，積和演算器を搭載するフラッシュ・メモリ内蔵FPGAを発売

　米国Lattice Semiconductor社は，フラッシュ・メモリを内蔵するFPGAファミリ「LatticeXP2」を発売した．搭載するLUT(look-up table）や専用機能ブロック数，メモリ容量の異なる5品種を用意する．

　本FPGAファミリは，SRAMで構成される4入力LUTをベースとするアーキテクチャを採る．搭載LUT数は5,000～40,000．また，回路（コンフィグレーション）データを記録するフラッシュ・メモリを内蔵する．電源投入後，コンフィグレーションに要する時間は1ms以下である．

　フラッシュ・メモリは，回路データを記録する領域のほか，ユーザ・データを記録する領域をも持つ．フラッシュ・メモリからメモリ・ブロックへ初期データを書き込んだり，メモリ・ブロックの状態をフラッシュ・メモリに保存したりできる．また，IDコードなどを記録するための最大3.4KビットのシリアルTAGメモリを搭載する．

　さらに，最大12個のDSPブロックを持つ．一つのDSPブロックは，4個の18ビット×18ビット乗算器と3個の加減算/積算器で構成される．このDSPブロックは，1個の36ビット×36ビット乗算器や8個の9ビット×9ビット乗算器として利用できる．

　90nmプロセスで製造する．コア電圧は1.2V．設計ツールは，同社のPLD開発環境「ispLEVER 7.0」を使用する．17,000個のLUTを搭載する「LatticeXP2-17」をサンプル出荷中．2007年度中に全品種のサンプル出荷を開始する予定．

[写真1] LatticeXP2ファミリの外観

[表1] LatticeXP2ファミリの概要