Lattice，プログラム用メモリとしてEEPROMとSRAMの両方を内蔵するFPGAとCPLDを発売

　米国Lattice Semiconductor社は，プログラム用メモリとしてEEPROMとSRAMの両方を内蔵するFPGAファミリ「ispXPGA」とComplex PLDファミリ「ispXPLD」を発売する．

　両製品とも同社が開発した「ispXP」技術を利用している．ispXP技術では，通常のFPGAと同じようにSRAMセルを使ってプログラムするが，同時にコンフィグレーション・データを格納するEEPROMメモリもチップ上に分散配置されている．つまり，コンフィグレーション・データを何回でもダウンロードすることができる．コンフィグレーションにかかる時間は200μs未満．SRAMは無制限，EEPROMは1,000回まで書き込み可能．JTAGポートまたは8ビットのパラレル・ポートからEEPROMへコンフィグレーション・データを転送する．

　ispXPGAは，ルックアップ・テーブル（LUT）をベースとするFPGA型アーキテクチャを採る．EEPROMメモリを内蔵しているので，外付けのコンフィグレーション用ROMを用意する必要はない．一つの論理セル（PFU：Programmable Function Unit）は，4個の4入力LUTと8個のFF（フリップフロップ）などから成る．これらの回路を組み合わせて加算器や乗算器，ブース型乗算器，マルチプレクサ，カウンタを構成できる．ispXPGAは，この論理セルのほか，データ転送速度が850Mbpsのシリアライザ/デシリアライザ（SerDes）トランシーバ回路，入力ジッタ耐性が±300psのPLL回路，プログラマブルI/Oセルなどを搭載している．I/Oインターフェースとして，SSTLやHSTL，LVTTLのほか，LVDSやLVPECLにも対応している．電源電圧は1.8V，2.5V，3.3Vの3種類に対応する．

　ispXPLDは，積項（プロダクト・ターム）とスイッチ・マトリックスから成るComplex PLD型のアーキテクチャを採る．一つの論理ブロック（MFB：Multi-function Block）は68入力，164積項のAND-ORアレイを内蔵している．また，SRAMセルを利用することにより，一つの論理ブロックを8kビットのデュアルポートRAMや16kビットのシングルポートRAM，16kビットのFIFOメモリ，128×48ビットのCAM（連想記憶メモリ）として利用できる．ピン間の伝播遅延時間は最小3.5ns，最大動作周波数は285MHzである．静止時の消費電力は36mW．電源電圧は，1.8V（MC），2.5V（MB），3.3V（MV）に対応する．

　ispXPGAファミリについては，125万システム・ゲート品の「LFX1200」を2002年第4四半期から量産する予定．ispXPLDについては，15万システム・ゲート品の「ispXPLD5512MX」を同時期から量産するという．なお，開発環境としては，ispXPGA/ispXPLD設計用に機能を強化した同社の設計ツール「ispLEVER」を利用する．

[表1] ispXPGAファミリの概要

[表2] ispXPLDファミリの概要